Les Convertisseurs Analogiques Numériques

Ce document présente une étude détaillée des convertisseurs analogiques-numériques (CAN), destinés aux étudiants en électronique et traitement du signal. Il couvre les différents types de CAN, leurs principes de fonctionnement, avantages, inconvénients, ainsi que des comparaisons de performances.

Les convertisseurs à intégration

Le convertisseur simple rampe

Le convertisseur simple rampe associe la tension d'entrée à une impulsion dont la largeur est proportionnelle à cette tension. Cette impulsion contrôle l'incrémentation d'un compteur, générant ainsi un code binaire proportionnel à l'amplitude du signal à convertir.

Le condensateur est chargé par un courant constant I, ce qui crée une tension Vc dont la pente est I/C. Le comparateur surveille la tension Vc et la compare à la tension d'entrée Vin.

Phases de fonctionnement :

1. Phase 1 : Remise à zéro (RAZ) de Vc et du compteur (Vc=0, N=0).
2. Phase 2 : Intégration : le condensateur se charge sous un courant constant tant que Vc < Vin. Le compteur s'incrémente à chaque période T de l'horloge.
3. Phase 3 : Lorsque Vc atteint Vin, le comparateur bascule et bloque le compteur à la valeur N finale.

La valeur comptée N est donnée par :

N = (C / I) * (Vin / T)

Caractéristiques :

• Simple et peu coûteux.
• La précision dépend de la tolérance sur la capacité C.
• Conversion lente, nécessitant environ 2^N cycles d'horloge.
• Imprécision due à l'absence de synchronisme entre l'horloge et le RAZ, induisant une erreur moyenne de 1,5 quantum.

Le convertisseur à rampe numérique

Ce type remplace l'intégrateur analogique par un convertisseur numérique-analogique (CNA). La rampe est ainsi réalisée numériquement, éliminant le temps comme variable dans la conversion.

Le convertisseur double rampe (ou par intégration)

Ce convertisseur effectue une double intégration pour annuler les erreurs liées aux composants. La capacité est d'abord chargée pendant un temps fixe T0 sous la tension à mesurer Vin, puis déchargée sous une tension de référence Vref de signe opposé.

Phases de fonctionnement :

1. Phase 1 : Chargement de la capacité pendant un temps T0 fixé sous Vin.
2. Phase 2 : Décharge de la capacité sous Vref, en comptant les impulsions jusqu'à ce que la tension revienne à zéro.

La durée de décharge T est proportionnelle à Vin :

T = T0 * (Vin / Vref)

On a aussi :

T0 = 2^n * Te et T = N * Te

d'où :

N = 2^n * (Vin / Vref)

Ce convertisseur offre une bonne résolution (jusqu'à 18 bits) mais est lent, nécessitant au moins 2 * 2^N cycles d'horloge. Il est adapté aux mesures basse fréquence, comme la température.

Le convertisseur par pesées successives

Principe

Cette méthode détermine successivement les bits du code binaire, du bit de poids fort (MSB) au bit de poids faible (LSB), en comparant le signal d'entrée à des tensions de référence fractionnaires.

Le signal Vin est comparé à Vref/2. Si Vin > Vref/2, le bit MSB est mis à 1 et Vref/2 est soustrait de Vin. Sinon, le bit est 0. On répète ce processus avec Vref/4, Vref/8, etc., affinant progressivement la conversion.

Mise en œuvre

Un registre à décalage génère à chaque cycle d'horloge un code approximatif, qui est converti en tension par un CNA. Cette tension est comparée à Vin, et le résultat de la comparaison ajuste le bit courant du registre.

Exemple de cycle de conversion pour un CAN 4 bits :

• Initialement, le registre est à 1000 (Vref/2).
• Si Vin > Vref/2, le bit est 1, sinon 0.
• Le registre est décalé et le bit suivant est déterminé en fonction de la comparaison.

Ce convertisseur est plus lent que le Flash mais adapté aux signaux audio, avec un temps de conversion d'environ 10 µs pour 16 bits.

Le convertisseur Flash (ou par comparaison directe)

Principe

Le convertisseur Flash utilise un réseau parallèle de comparateurs. Pour un CAN N bits, il faut 2^N - 1 comparateurs et un réseau de résistances pour générer les tensions de référence.

La conversion s'effectue en un seul cycle d'horloge, ce qui le rend extrêmement rapide (jusqu'à 300 MHz). Cependant, son coût et sa surface de silicium sont élevés, limitant sa résolution à environ 12 bits.

Le passage du code "thermométrique" au code binaire nécessite une logique supplémentaire gourmande en surface et en puissance.

Le convertisseur semi-Flash

Principe

La conversion se fait en deux étapes :

• Un premier CAN Flash détermine les bits de poids fort (MSB).
• La tension correspondante est soustraite de Vin, puis un second CAN convertit le résidu pour obtenir les bits de poids faible.

Cette architecture réduit la surface de silicium comparée au Flash complet, tout en conservant une vitesse élevée. Elle est utilisée pour des résolutions intermédiaires (exemple : 8 bits à 40 MHz).

Bilan comparatif rapide des CAN

Type	Durée de conversion	Fréquence	Nombre de bits	Coût
Double pente	2^N cycles	kHz	>16 bits	$
Approximations successives	N cycles	50 kHz	16 bits	$$
Flash	1 cycle	>10 MHz	10-12 bits	$$$

Le convertisseur Pipeline

Principe

Le convertisseur pipeline est une extension du semi-Flash avec un étagement en plusieurs cellules. Chaque étage convertit une partie du code binaire, en parallèle mais décalé dans le temps.

Exemple d'un pipeline 12 bits décomposé en 3 étages de 4 bits :

• Étape 1 : conversion des bits de poids fort à l'instant [n].
• Étape 2 : conversion des bits intermédiaires à l'instant [n-1].
• Étape 3 : conversion des bits de poids faible à l'instant [n-2].

Chaque étage calcule un résidu de conversion partielle, qui est amplifié et transmis à l'étage suivant. Le convertisseur a une latence égale au nombre d'étages, mais délivre un résultat à chaque cycle d'horloge une fois chargé.

Cas du pipeline N étages 1 bit

Structure similaire au convertisseur algorithmique, chaque étage comprend un ADC 1 bit, un DAC 1 bit et un amplificateur. Chaque étage fonctionne en parallèle avec un décalage temporel.

Utilisé en vidéo, ce type permet des résolutions de 10 à 14 bits avec des fréquences jusqu'à 100 MHz.

Le convertisseur algorithmique

La conversion se fait bit à bit du MSB au LSB, en rebouclant le premier étage du pipeline 1 bit sur lui-même. Le code final est obtenu en N cycles d'horloge, de manière série.

Ce convertisseur occupe peu de surface, consomme peu et est économique.

Le convertisseur à suréchantillonnage

Principe

Au lieu d'augmenter le nombre de bits, on échantillonne à une fréquence très élevée (bien au-delà de la fréquence de Nyquist). Cela étale le bruit de quantification sur une large bande de fréquence, améliorant le rapport signal sur bruit (SNR) dans la bande utile.

Influence sur le bruit de quantification

Le bruit de quantification a une puissance :

Pb = q^2 / 12

avec q le pas de quantification :

q = ∆max / 2^N

Le rapport signal sur bruit (SNR) en dB est :

SNR(dB) = 6.02 * N + 1.76

En suréchantillonnant par un facteur K, la densité spectrale du bruit est divisée par K, ce qui augmente le SNR de :

10 * log10(K) dB

Par exemple, suréchantillonner 4 fois améliore le SNR de 6 dB, équivalent à 1 bit supplémentaire.

Cette technique permet d'améliorer la précision et de réduire les contraintes sur le filtre anti-repliement en entrée.

Le modulateur delta

Un modulateur delta comprend un comparateur et un intégrateur. Il compare le signal d'entrée Ve à la sortie de l'intégrateur Vs.int.

• Si Ve > Vs.int, l'intégrateur intègre positivement pour rapprocher Vs.int de Ve.
• Si Ve < Vs.int, l'intégrateur intègre négativement.

La sortie est un signal 1 bit à haute fréquence codant la dérivée du signal. La démultiplexion se fait par un filtre passe-bas.

Structure Delta Sigma

En ajoutant un intégrateur en entrée, le modulateur delta sigma code l'amplitude du signal d'entrée. Le comparateur reçoit deux intégrateurs, formant la structure sigma-delta.

La sortie est un signal 1 bit à très haute fréquence. Un filtre numérique décimateur convertit ce signal en un format numérique à la fréquence désirée, éliminant le bruit hors bande.

Glossaire des termes clés

• CAN (Convertisseur Analogique Numérique) : Dispositif qui convertit un signal analogique continu en signal numérique discret.
• RAZ (Remise à zéro) : Action de remettre à zéro une tension ou un compteur.
• Compteur : Circuit qui incrémente une valeur binaire à chaque impulsion d'horloge.
• Comparateur : Dispositif qui compare deux tensions et bascule sa sortie selon la tension la plus élevée.
• Intégrateur : Circuit qui réalise une intégration temporelle d'un signal d'entrée.
• CNA (Convertisseur Numérique Analogique) : Dispositif qui convertit un code numérique en tension analogique.
• MSB (Most Significant Bit) : Bit de poids fort dans un code binaire.
• LSB (Least Significant Bit) : Bit de poids faible dans un code binaire.
• Quantification : Processus de conversion d'une amplitude continue en une valeur discrète.
• Suréchantillonnage : Échantillonnage à une fréquence supérieure à la fréquence de Nyquist pour améliorer la précision.
• Modulateur delta : Convertisseur 1 bit qui code la dérivée du signal d'entrée.
• Modulateur sigma-delta : Convertisseur 1 bit avec intégration supplémentaire pour coder l'amplitude du signal.
• Pipeline : Architecture de CAN où plusieurs étages convertissent simultanément différentes parties du signal.

Points clés à retenir

• Les CAN se différencient par leur principe, vitesse, coût et précision.
• Le convertisseur simple rampe est simple mais lent et dépend des tolérances des composants.
• Le convertisseur double rampe offre une bonne résolution mais est lent, adapté aux mesures basse fréquence.
• Le convertisseur par pesées successives est un compromis entre vitesse et complexité, adapté aux signaux audio.
• Le convertisseur Flash est très rapide mais coûteux et limité en résolution.
• Le semi-Flash réduit la surface de silicium tout en conservant une bonne vitesse.
• Le pipeline combine vitesse élevée et résolution moyenne avec une latence initiale.
• Le convertisseur algorithmique est simple, économique, mais lent.
• Le suréchantillonnage permet d'améliorer le SNR sans augmenter le nombre de bits.
• Les modulateurs delta et sigma-delta exploitent le suréchantillonnage pour coder le signal sur un bit à haute fréquence.