Circuits électroniques

Ce document présente une étude détaillée du fonctionnement statique d’un inverseur CMOS, ainsi que la réalisation d’une fonction booléenne à trois entrées en technologie CMOS. Il s’adresse aux étudiants de la majeure Micro-Nano-Optoélectronique souhaitant comprendre les principes de base des circuits électroniques CMOS et leur synthèse logique.

Fonctionnement d’un inverseur CMOS

Un inverseur CMOS est constitué de deux transistors complémentaires, un NMOS et un PMOS, montés en série. Le but est d’étudier sa caractéristique de transfert Vout = f(Vin) et le courant consommé.

Les transistors utilisés sont appairés en technologie 0,5 µm avec les paramètres suivants :

• µn Cox = 100 µA/V²
• (W/L)n = 2 µm / 1 µm
• VTn = 0,8 V
• VDD = 3,3 V
• VTp = -VTn = -0,8 V
• kn = kp = k = 200 µA/V²

Les équations statiques du transistor NMOS (pour VDS > 0 et VT > 0) sont :

Régime bloqué (VGS ≤ VT) : ID = 0

Régime résistif (VDS < VGS − VT) : ID = µn Cox (W/L) [ (VGS − VT) VDS − 1/2 VDS² ]

Régime saturé (VDS ≥ VGS − VT) : ID = 1/2 µn Cox (W/L) (VGS − VT)²

Pour le transistor PMOS (VDS < 0 et VT < 0) :

Régime bloqué (VGS > VT) : ID = 0

Régime résistif (VDS > VGS − VT) : ID = µp Cox (W/L) [ (VGS − VT) VDS − 1/2 VDS² ]

Régime saturé (VDS ≤ VGS − VT) : ID = 1/2 µp Cox (W/L) (VGS − VT)²

Analyse des tensions de sortie Vol et Voh

Deux cas simples :

1. Si Vin < VT = 0,8 V, le NMOS est bloqué, le PMOS est conducteur, le courant ID ≈ 0, donc Vout = VDD = 3,3 V. On a donc Voh = VDD.
2. Si Vin > VDD − VT = 2,5 V, le NMOS est conducteur, le PMOS est bloqué, le courant ID ≈ 0, donc Vout = 0 V. On a donc Vol = 0.

Régimes de fonctionnement dans le plan (Vin, Vout)

Le NMOS est saturé si :

Vin > VT et Vout ≥ Vin − VT

Le PMOS est saturé si :

Vin < VDD − VT et Vout ≤ Vin + VTp (avec VTp = -VT)

Ces conditions définissent cinq régions nommées A, B, C, D et E, correspondant à différents régimes de fonctionnement des transistors (bloqué, résistif, saturé).

Calcul des points caractéristiques Vil et Vih

Les points Vil et Vih correspondent à la pente de la caractéristique de transfert où dVout/dVin = -1.

Pour Vil (région B) où NMOS est saturé et PMOS en régime résistif, la relation IDn = IDp s’écrit :

(Vin − VT)² = (2 Vin − VDD + VT) (Vout − VDD) − (Vout − VDD)²

En imposant dVout/dVin = -1, on obtient :

Vil = (3 VDD + 2 VT) / 8 = 1,44 V

Pour Vih (région D) où NMOS est en régime résistif et PMOS saturé, la relation IDn = IDp s’écrit :

(Vin + VT − VDD) (Vout − Vout) = (Vin − VT) + Vout − Vout

En imposant dVout/dVin = -1, on obtient :

Vih = (5 VDD − 2 VT) / 8 = 1,86 V

Marges de bruit et point d’équilibre Vm

• NMl = Vil − Vol = 1,44 V − 0 = 1,44 V
• NMh = Voh − Vih = 3,3 V − 1,86 V = 1,44 V
• Le point Vm où Vout = Vin est symétrique et vaut Vm = VDD / 2 = 1,65 V

Courant consommé

Le courant consommé est nul dans les régions A et E (états stables). Il est maximal au point Vm où les deux transistors sont saturés :

Imax = 1/2 µn Cox (W/L) (Vm − VT)² = 72,25 µA

La puissance dissipée correspondante est :

P = VDD × Imax = 3,3 × 72,25 µA = 239 µW

Ce courant maximal est consommé uniquement pendant une très courte durée lors de la commutation (~100 ps).

Pour un courant égal à la moitié de Imax, on trouve :

V1/2 (B) = VDD/2 √2 + VT (√2 − 1) = 1,40 V

Par symétrie :

V1/2 (D) = VDD − V1/2 (B) = 1,90 V

Pour un courant égal à 1/10 de Imax :

V1/10 (B) = 1,07 V,  V1/10 (D) = 2,23 V

Le courant est nul pour Vin ≤ VT = 0,8 V et Vin ≥ VDD − VT = 2,5 V.

Réalisation CMOS d’une fonction booléenne

On souhaite réaliser une fonction booléenne S à trois entrées A, B, C définie par la table de vérité :

A	B	C	S
0	0	0	0
1	0	0	0
0	1	0	0
1	1	0	1
0	0	1	0
1	0	1	1
0	1	1	1
1	1	1	1

Expression de la fonction S

La fonction S est vraie pour les états :

• A=1, B=1, C=0
• A=1, B=0, C=1
• A=0, B=1, C=1
• A=1, B=1, C=1

Elle s’écrit donc :

S = AB C̅ + A B̅ C + A̅ B C + ABC

Cette expression peut être factorisée :

S = AB + BC + AC

Réalisation par réseaux de conduction

Le réseau NMOS réalise la fonction S, c’est-à-dire qu’il impose la sortie à Vss (0 V) quand S est vraie. Chaque transistor NMOS est considéré comme un interrupteur fermé lorsque sa grille est à Vdd (1).

Le réseau PMOS est obtenu par dualité, réalisant la fonction duale S* qui impose la sortie à Vdd quand S est fausse.

La structure globale du circuit CMOS est donc composée :

• D’un réseau PMOS en haut (PUN) connecté à Vdd
• D’un réseau NMOS en bas (PDN) connecté à Vss
• La sortie S entre les deux réseaux

Optimisation et inverseurs

Pour réaliser la fonction S directement, il faudrait disposer des entrées inversées A̅, B̅, C̅, ce qui nécessite trois inverseurs supplémentaires (6 transistors). Pour simplifier, on conserve la structure précédente et on ajoute un inverseur final pour obtenir S.

Glossaire des termes clés

• Inverseur CMOS : Circuit logique composé d’un transistor NMOS et d’un transistor PMOS montés en série, réalisant la fonction NOT.
• VT (tension de seuil) : Tension à partir de laquelle un transistor commence à conduire.
• µn Cox, µp Cox : Paramètres de mobilité et capacité d’oxyde, caractérisant la conduction des transistors NMOS et PMOS.
• Régime bloqué : État où le transistor ne conduit pas (ID = 0).
• Régime résistif (linéaire) : État où le transistor se comporte comme une résistance variable.
• Régime saturé : État où le courant est quasi constant, indépendant de VDS.
• Caractéristique de transfert : Courbe Vout = f(Vin) d’un inverseur CMOS.
• Marges de bruit (NMl, NMh) : Intervalles de tension d’entrée assurant la stabilité du signal logique.
• Réseaux de conduction : Réseaux de transistors NMOS ou PMOS réalisant une fonction logique par conduction ou blocage.
• Dualité : Principe selon lequel le réseau PMOS réalise la fonction duale du réseau NMOS.

Points clés à retenir

• L’inverseur CMOS utilise deux transistors complémentaires pour obtenir une sortie inverse de l’entrée avec une faible consommation statique.
• Les régimes de fonctionnement des transistors (bloqué, résistif, saturé) dépendent des tensions VGS et VDS.
• Les points caractéristiques Vil, Vih, Vol, Voh définissent la plage de fonctionnement et les marges de bruit de l’inverseur.
• Le courant maximal dans un inverseur CMOS est atteint lorsque les deux transistors sont en saturation, mais il est très faible et ne dure que pendant la commutation.
• La synthèse d’une fonction booléenne en CMOS se fait par la réalisation des réseaux NMOS et PMOS complémentaires, utilisant la dualité.
• La factorisation de la fonction booléenne permet de simplifier la réalisation matérielle.