Majeure MNO
Cours « Circuits électroniques » Petite Classe n°1
Majeure de "Micro-Nano-Optoélectronique" Cours :"Circuits électroniques" Petite Classe n°1 Eléments de correction
1ère partie : fonctionnement d’un inverseur CMOS
Objectif : On se propose d'étudier le fonctionnement électronique statique d'un inverseur CMOS (montage simple à deux transistors complémentaires vu en cours) et de déterminer sa caractéristique Vout = f(Vin) ainsi que le courant consommé.
Introduction : Soit un inverseur CMOS du type vu dans le cours :
Fig. 1 : Inverseur CMOS
Il utilise des transistors appairés en technologie 0,5 µm pour lesquels : µn C ox = 100 µA / V 2 ; (W / L)n = 2 µm / 1 µm ; VTn = 0,8 V VDD = 3,3 V
Dire que les deux transistors sont appairés signifie : VTn = - VTp on notera VT la valeur positive de VTn qui vaut :
VT = 0,8 V
kn = µn Cox
= kp = µp C ox
et ils valent : k = 200 µA / V2
W L
W L
Rappel de l'allure des caractéristiques d'un autre transistor NMOS vu en cours :
Année 2006 (X2003)
1/8
Majeure MNO
Cours « Circuits électroniques » Petite Classe n°1
Fig. 2 : Allure des caractéristiques d'un transistor NMOS
On rappelle les équations statiques du transistor NMOS (VDS > 0 et VT > 0) :
(cid:131)
(cid:131)
(cid:131)
régime bloqué pour VGS ≤ VT : ID = 0
régime "résistif" pour VDS < VGS − VT : ID = µn Cox
régime saturé pour VDS ≥ VGS − VT : ID =
1 2
µn C ox
⎡ ( VGS − VT ⎣ ( VGS − VT
W L W L
)VDS -
1 2
2 VDS
⎤ ⎦
)2
Et les équations statiques du transistor PMOS (VDS < 0 et VT < 0 ) :
(cid:131)
(cid:131)
(cid:131)
régime bloqué pour VGS > VT : ID = 0
régime "résistif" pour VDS > VGS − VT : ID = µp Cox
régime saturé pour VDS ≤ VGS − VT : ID =
1 2
µp Cox
⎡ ( VGS − VT ⎣ ( VGS − VT
W L W L
)VDS -
1 2
2 VDS
⎤ ⎦
)2
Caractéristique de transfert Construire la représentation graphique de la courbe Vout = f(Vin) de l'inverseur CMOS, en déterminant les points caractéristiques de la façon suivante :
Fig. 3 : Définition de Vol, Voh, Vil, Vih
(cid:4) Calculer les valeurs des deux tensions de sortie Vol et Voh, (cid:4) Calculer les valeurs des deux tensions d'entrée Vil et Vih, (cid:4) Calculer les marges de bruit NMl et NMh (on définira ces grandeurs au cours de la PC), ainsi que Vm pour lequel Vout = Vin.
Il faut analyser le comportement de chacun des transistors en fonction de leur tension commune de Gate = Vin
Le montage en série implique : VGSn = Vin VDSn = Vout
VGSp = -(VDD-Vin) VDSp = -(VDD-Vout)
IDn = IDp
Année 2006 (X2003)
2/8
Majeure MNO
Cours « Circuits électroniques » Petite Classe n°1
Commençons par deux cas simples : 1) Vin < VT = 0,8 V (cid:198)
le NMOS est bloqué
VGSp < -(VDD-VT) = -2,5 V < VTp = -0,8 V Le PMOS est donc conducteur Leur courant commun ID est ≈ 0 Donc VDSp = 0 (mode résistif) et
Vout = VDD
Donc Voh, qui est la tension de sortie lorsque Vin = 0, vaut : Voh = VDD
2) Vin > (VDD - VT) = 2,5 V (cid:198) le NMOS est conducteur VGSp > - VT le PMOS est bloqué Leur courant commun ID est ≈ 0 Donc VDSn = 0
(mode résistif) et
Vout = 0
Donc Vol, qui est la tension de sortie lorsque Vin = VDD, vaut : Vol = 0
Plus généralement, on peut analyser les modes de fonctionnement de chacun des transistors dans le plan (Vin , Vout) : Le NMOS est saturé si
et
VGSn = Vin > VT VGDn ≤ VTn soit encore VGSn-VDSn ≤ VTn -VDSn≤ VT-VGSn VDSn ≥ VGSn-VTn Vout ≥ Vin-VTn.
De manière plus directe on peut aussi écrire Vin - Vout > VTn soit Vout > Vin-VTn.
Le PMOS est saturé si
et
VGSp < VTp (cid:197)(cid:198) Vin < VDD + VTp = VDD - VT VGDp≥VTp soit encore VGSp-VDSp ≥ VTn -VDSp≥ VTp-VGSp VDSp ≤ VGSp-VTp Vout ≤ Vin+VTp.
De manière plus directe on peut aussi écrire Vin - Vout > -VTp soit Vout < Vin+VTp
Les régions correspondantes du plan (Vin , Vout) sont hachurées dans la figure 4 :
Fig. 4 : Régimes de fonctionnement de l'inverseur CMOS
Année 2006 (X2003)
3/8
Majeure MNO
Cours « Circuits électroniques » Petite Classe n°1
On y distingue 5 régions étiquetées A, B, C, D, et E dont les régimes sont décrits dans la table 1 :
Table 1 : Régimes de fonctionnement de l'inverseur CMOS
Les points Vil et Vih correspondent à la relation
dVout
= −1
dVin
Pour Vil (région B) le NMOS est en saturation, et le PMOS est en régime résistif (noté linéaire dans le tableau). La relation IDn = IDp se traduit par : W L
⎡ ( VGS − VTp ⎣
= IDp = µp C ox
( VGS − VTn
Publicité
)VDS -
µn Cox
IDn =
W L
2 VDS
⎤ ⎦
1 2
1 2
)2
qui peut se réécrire en : ( Vin − VT
= 2 Vin − VDD + VT
)2
(
)(Vout - VDD) - (Vout − VDD)2
(Equ 1)
En dérivant par rapport à Vin, il vient :
Vin − VT = (Vin − VDD + VT)
+ (Vout − VDD ) − (Vout − VDD )
dVout dVin
dVout dVin
En imposant
dVout
dVin
= −1au point Vin = Vil, on obtient :
Vil − VT = 2Vout − Vil − VT − VDD
d'où : Vin = Vout −
VDD 2
(Equ 2)
En résolvant le système des équations (1) et (2), on obtient :
Vil =
(3VDD + 2VT )
soit : Vil = 1/8*(9,9+1,6) = 1,44 V
1 8
De même pour le point Vih (région D) le NMOS est en régime résistif (noté linéaire dans le tableau), et le PMOS est en saturation. La relation IDn = IDp se traduit par : ⎡ ( )VDSn - VGSn − VTn ⎣
⎤ = IDp = ⎦
( VGSp − VTp
IDn = µn C ox
µp Cox
2 VDSn
)2
W L
W L
1 2
1 2
qui peut se réécrire en : ( ( = 2Vout Vin − VT Vin + VT − VDD
)2
)− Vout 2
(Equ 3)
En dérivant par rapport à Vin, il vient : dVout dVin
(Vin + VT − VDD) =
(Vin − VT) + Vout − Vout
dVout dVin
Année 2006 (X2003)
4/8
Majeure MNO
Cours « Circuits électroniques » Petite Classe n°1
En imposant
dVout
dVin
Vout = Vin −
VDD 2
= −1au point Vin = Vih, on obtient :
(Equ 4)
En résolvant le système des équations (3) et (4), on obtient :
Vih =
(5VDD − 2VT )
soit : Vih = 1/8*(16,5-1,6) = 1,86 V
1 8
Les marges de bruit NMl et NMh sont les suivantes :
NMl = Vil-Vol = 1,44 - 0 = 1,44 V
NMh = Voh - Vih = 3,3 - 1,86 = 1,44 V
Le point Vm pour lequel Vout = Vin peut en général se calculer de façon similaire à Vil et Vih en combinant les caractéristiques des deux transistors en saturation dans la région C.
Dans ce modèle idéal lorsque les 2 transistors sont saturés les courants sont incompatibles → On traverse instantanément la zone C dont le segment est vertical. En réalité le courant de saturation dépend légèrement de VD et le système d’équation peut être résolu dans la zone C dont la représentation n’est plus exactement verticale
Mais comme l'énoncé précise que les transistors sont appairés, le problème est complètement symétrique et Vm = VDD/2 = 1,65 V
Courant consommé (cid:4) Déterminer le courant Imax consommé sur l'alimentation lorsque Vin = Vout = Vm et la puissance dissipée correspondante. (cid:4) Pour quelles tensions d'entrée, ce courant vaut-il 1/2 de Imax, ou bien 1/10 de Imax ? (cid:4) A partir de quelles tensions d'entrée le courant consommé est-il nul ?
Le courant consommé dans les régions A et E est nul (avantage du CMOS qui ne consomme rien en position normale, mais seulement au cours des commutations).
Le courant est maximum au point Vm pour lequel les deux MOS sont saturés (région C)
Comme pour un NMOS saturé : IDn =
µn Cox
1 2
W L
( VGSn − VTn
)2
On en déduit : Imax =
1 2
µn Cox
W L
( Vm − VT
)2
=
1 2
µn Cox
avec comme valeur numérique :
Imax = 100 µA (3,3/2 - 0,8)2 = 72,25 µA
W L
⎛ ⎝
VDD 2
Publicité
− VT
2 ⎞ ⎠
La puissance totale dissipée est alors VDD Imax = 3,3 . 72,5 = 239 µW
Année 2006 (X2003)
5/8
Majeure MNO
Cours « Circuits électroniques » Petite Classe n°1
N.B.: cette faible puissance n'est normalement dissipée que pendant un très bref instant (de quelque 100 ps) lors d'une commutation. L'énergie correspondant à cette commutation est donc très faible.
Pour le courant Imax/2, on est dans la région B ou la région D : un MOS est en mode résistif et l'autre est saturé. Pour la région B, NMOS saturé le courant vaut :
1 2
IDn =
VDD ⎛ ⎝ 2 Comme VGS = Vin, le point V1/2 correspondant à Imax/2 vérifie :
( VGSn − VTn
= Imax/2 =
µn Cox
µn Cox
W L
W L
1 4
)2
− VT
2 ⎞ ⎠
V1/2 (B) =
VDD 2 2
+ VT
( 2 − 1) 2
= 1,40 V
Par symétrie, le point de la région D vérifie :
V1/2 (D) = VDD - V1/2 (B) =
VDD(2 2 − 1) 2 2
− VT
( 2 − 1) 2
= 1,90 V
Pour le courant Imax/10, les mêmes équations s'appliquent en remplaçant le facteur 2 par le facteur 10, et on trouve : V1/10 (B) = 1,07 V V1/10 (D) = 2,23 V
Comme indiqué au début, le courant sera nul dans les régions A et E dont les tensions limites valent : VA-B = VT = 0,8V VD-E = VDD-VT = 2,5V
Addendum Autre représentation de la caractéristique de transfert d'un inverseur CMOS symétrique : Les lettres A, B, C, et D représentent ici les points limites et non plus les régions
Année 2006 (X2003)
6/8
Majeure MNO
Cours « Circuits électroniques » Petite Classe n°1
3ème Partie : Réalisation CMOS d’une fonction booléenne
Objectif :
Réaliser en utilisant les principes des réseaux de conduction un circuit statique réalisant une fonction booléenne S à trois entrées (A, B, C) dont la table de vérité est donnée par :
A B C S
0 0 0 0
1 0 0 0
0 1 0 0
1 1 0 1
0 0 1 0
1 0 1 1
0 1 1 1
1 1 1 1
Méthodologie de synthèse
(cid:4) Exprimer S sous forme d’une fonction booléenne S = f(A, B, C).
La fonction S est vraie pour 4 états différents des entrées
S
=
BCACBACAB
+
+
+
ABC
ce qui est équivalent à
S
=
CAB
+
ABC
+
BCACBA +
+
ABC
que l’on factorise
S
=
BABACCCAB +
.(
+
+
)
(
+
AB
)
ce qui se simplifie par
S
=
AB
+
BAC
+
(
)
(cid:4) Réaliser sous forme de réseaux de conduction la fonction duale S .
On rappelle le schéma de principe donné en cours :
Vdd
PUN
Publicité
Réseaux de PMOS : fonction de conduction duale f *
Entrée
Sortie : -f
PUN
Réseaux de NMOS : fonction de conduction f
Vs s
On part donc de la fonction duale de la précédente
S
=
AB
+
BAC
+
(
)
On réalise le réseau de NMOS qui doit imposer la sortie à Vss quand les entrées sont vraies (« 1 » ou Vdd)
On rappelle qu’un NMOS utilisé dans un circuit logique est, en première approximation, un interrupteur fermé quand la grille est à Vdd.
Année 2006 (X2003)
7/8
Majeure MNO
Cours « Circuits électroniques » Petite Classe n°1
S
A
B
A
B
C
Le réseau de PMOS est obtenu directement par dualité
A
C
Globalement on obtient la porte suivante
A
C
A
B
Vdd
B
A
B
Vdd
B
A
B
A
B
C
S
S
(cid:4) Réaliser la fonction S sous forme de réseaux de conduction.
S
=
AB
+
S
=
AB
+
BAC
+
(
)
que l’on réécrit grâce au théorème de De Morgan
BAC
+
(
)
=
BACAB (
+
.
)
=
(
BACBA ).(
+
+
)
En utilisant l’approche précédente il faudra au préalable disposer de A , B et de C soit trois inverseurs donc 6 transistors supplémentaires. Il est donc logique de garder la structure précédente et de rajouter un inverseur final.
A
C
A
B
Vdd
B
A
B
A
B
C
Vss
S
S
Année 2006 (X2003)
8/8