Chapitre 5
Les compteurs
2016_2017
1
5.1 Définitions
(cid:1) Circuit logique constitué d’un ensemble de plusieurs
bascules (séquentiel) interconnectées par des portes
logiques (combinatoire) et cadencé par un signal
d’horloge.
(cid:1) La combinaison des états des bascules forme un mot
binaire qui défini l’état du compteur et qui évolue au
cours du temps.
(cid:1) Un compteur Modulo M est un compteur dont le cycle
évolue de 0 à (M - 1).
(cid:1) Un compteur programmable est un compteur dont le
cycle peut être modifié.
(cid:1) La synthèse d’un compteur consiste à définir les
équations de commande des bascules assurant le cycle
prévu.
2
5.1 Définitions
(cid:1) Les deux catégories de compteurs
(cid:1) Les compteurs asynchrones
(cid:2) Les états des bascules du compteur évoluent successivement
en cascade.
(cid:2) Réalisation simple
(cid:2) États transitoires
(cid:2) Cycles impossibles
(cid:1) Les compteurs synchrones
(cid:2) Les états des bascules du compteur évoluent simultanément
au rythme de l’horloge.
(cid:2) Pas d’états transitoire
(cid:2) Cycles quelconques
3
5.2 Compteurs asynchrones
(cid:1) Compteurs asynchrones
(cid:1) Compteurs asynchrones modulo 2n (compteur binaire)
(cid:2) Principe : l’horloge déclenche la première bascule dont la
sortie sert d’horloge à la bascule suivante et ainsi de suite
jusqu’à la nième bascule.
(cid:2) La propriété d’inversion de l’état de la sortie des bascules
JK est utilisée : avec une bascule JK à déclenchement sur
front descendant et lorsque J=K=1, la sortie change d’état
à chaque front de l’horloge.
Q0
Q1
0
0
0
Qn
H
1
1
J
H
K
S
R
Q
Q
1
1
J
H
K
S
R
Q
Q
1
1
J
H
K
S
R
Q
Q
4
RAZ
5.2 Compteurs asynchrones
(cid:2) Exemple : compteur asynchrone modulo 23 = 8
0
S
R
J
H
K
Q
Q
Q0
0
S
R
Q
Q
1
1
J
H
K
Q1
0
S
R
Q
Q
1
1
J
H
K
Q2
logigramme :
1
1
H
RAZ
5
5.2 Compteurs asynchrones
(cid:2) Chronogramme :
H
Q0
Q1
Q2
0
0
0
0
6
1
0
0
1
0
1
0
2
1
1
0
3
0
0
1
4
1
0
1
5
0
1
1
6
1
1
1
7
t
t
t
t
0
5.2 Compteurs asynchrones
(cid:1) Compteurs asynchrones modulo < 2n
(cid:2) Principe : il faut interrompre le cycle d’un compteur binaire
en provoquant une réinitialisation des bascules dès que la
valeur du modulo est détectée.
(cid:2) Réalisation : il faut utiliser un compteur asynchrone binaire
modulo 2n avec 2n ≥ M et agir sur les entrées de forçage
asynchrones des n bascules en fonction de l’état de leur
sortie.
Système logique
R0
S0
Q0
R1
S1
Q1
Rn
Sn
Qn
H
1
1
7
J
H
K
S
R
Q
Q
1
1
J
H
K
S
R
Q
Q
1
1
J
H
K
S
R
Q
Q
5.2 Compteurs asynchrones
(cid:2) Exemple : compteur asynchrone modulo 6 (de 0 à 5)
table de vérité :
Q2
Q1
Q0
R2
S2
R1
S1
R0
S0
0
1
2
3
4
5
6
7
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
1
0
1
0
1
0
1
0
0
0
0
0
0
0
0
0
0
0
0
1
1
Φ
Φ
0
0
0
0
0
0
0
0
0
0
0
0
0
0
Φ
Φ
0
0
0
0
0
0
0
0
0
0
0
0
1
1
Φ
Φ
0
0
0
0
0
0
0
0
0
0
0
0
0
0
Φ
Φ
0
0
0
0
0
0
0
0
0
0
0
0
1
1
Φ
Φ
0
0
0
0
0
0
0
0
0
0
0
Publicité
0
0
0
Φ
Φ
R2 = R1 = R0
S2 = S1 = S0 = 0
8
5.2 Compteurs asynchrones
tableau de Karnaugh :
Q1Q0
Q2
00
01
11
10
0
0
1
0
0
0
0
Φ
0
1
équation logique :
R0 = R1 = R2 = Q2Q1
9
5.2 Compteurs asynchrones
logigramme :
0
S
R
Q
Q
Q0
0
S
R
Q
Q
Q1
0
S
R
Q
Q
1
1
J
H
K
1
1
J
H
K
Q2
H
1
1
J
H
K
10
Q2Q1
5.2 Compteurs asynchrones
(cid:2) Chronogramme :
H
Q0
Q1
Q2
0
0
0
0
11
1
0
0
1
0
1
0
2
1
1
0
3
0
0
1
4
0
1
1
6
0
0
0
0
1
0
1
5
1
0
0
1
t
t
t
t
2
5.3 Décompteurs asynchrones
(cid:1) Décompteurs asynchrones modulo 2n
(cid:2) Exemple : décompteur asynchrone modulo 23 = 8
0
S
R
J
H
K
Q
Q
Q0
0
S
R
Q
Q
1
1
J
H
K
Q1
0
S
R
Q
Q
1
1
J
H
K
Q2
logigramme :
1
1
H
RAZ
12
5.3 Décompteurs asynchrones
(cid:2) Chronogramme :
H
Q0
Q0
Q0
Q1
Q1
Q1
Q2
0
0
0
0
13
1
1
1
7
0
1
1
6
1
0
1
5
0
0
1
4
1
1
0
3
0
1
0
2
1
0
0
1
t
t
t
t
t
t
t
t
0
5.3 Décompteurs asynchrones
(cid:1) Décompteurs asynchrones modulo < 2n
(cid:2) Principe : il faut interrompre le cycle d’un décompteur binaire
en provoquant une réinitialisation des bascules dès que la
valeur maximale est détectée.
(cid:2) Réalisation : il faut utiliser un décompteur asynchrone binaire
modulo 2n avec 2n ≥ M et agir sur les entrées de forçage
asynchrones des n bascules en fonction de l’état de leur
sortie.
Système logique
R0
S0
Q0
R1
S1
Q1
Rn
Sn
Qn
H
1
1
14
J
H
K
S
R
Q
Q
1
1
J
H
K
S
R
Q
Q
1
1
J
H
K
S
R
Q
Q
5.3 Décompteurs asynchrones
(cid:2) Exemple : décompteur asynchrone modulo 5 (de 4 à 0)
table de vérité :
Q2
Q1
Q0
R2
S2
R1
S1
R0
S0
4
3
2
1
0
7
6
5
1
0
0
0
0
1
1
1
0
1
1
0
0
1
0
1
0
1
0
1
0
1
1
0
0
0
0
0
0
0
0
0
0
0
0
0
Φ
Φ
Φ
Φ
0
0
0
0
0
0
0
0
0
0
1
1
Φ
Φ
Φ
Φ
0
0
0
0
0
0
0
0
0
0
1
1
Φ
Φ
Φ
Publicité
Φ
0
0
0
0
0
0
0
0
0
0
0
0
Φ
Φ
Φ
Φ
0
0
0
0
0
0
0
0
0
0
1
1
Φ
Φ
Φ
Φ
0
0
0
0
0
0
0
0
0
0
0
0
Φ
Φ
Φ
Φ
R2 = S1 = S0 = 0
S2 = R1 = R0
15
5.3 Décompteurs asynchrones
tableau de Karnaugh :
Q1Q0
Q2
00
01
11
10
0
0
1
0
0
Φ
0
1
0
Φ
équation logique :
R0 = R1 = S2 = Q2Q1
ou
R0 = R1 = S2 = Q2Q0
16
5.3 Décompteurs asynchrones
logigramme :
H
1
1
J
H
K
0
S
R
Q
Q
Q0
0
S
R
Q
Q
1
1
J
H
K
Q1
Q2
1
1
J
H
K
Q
Q
S
R
0
Q2Q1
17
5.3 Décompteurs asynchrones
(cid:2) Chronogramme :
H
Q0
Q1
Q2
0
0
1
4
18
1
1
0
3
0
1
0
2
1
0
0
1
1
1
1
7
0
0
1
4
0
0
0
0
1
1
0
3
0
1
0
2
t
t
t
t
1
5.3 Décompteurs asynchrones
(cid:1) Compteurs / décompteurs asynchrones modulo 2n :
(cid:2) Avec des bascules JK à déclenchement sur front descendant :
(cid:2) pour un compteur, on relie la sortie Qn (n>0) des bascules à
l’entrée d’horloge Hn+1,
(cid:2) pour un décompteur, on relie la sortie Qn complémentée (n>0)
des bascules à l’entrée d’horloge Hn+1.
(cid:2) Avec des bascules JK à déclenchement sur front montant :
(cid:2) pour un compteur, on relie la sortie Qn complémentée (n>0) des
bascules à l’entrée d’horloge Hn+1,
(cid:2) pour un décompteur, on relie la sortie Qn (n>0) des bascules à
l’entée d’horloge Hn+1.
(cid:2) Pour réaliser un compteur / décompteur, il faut une entrée de
sélection X qui détermine le sens de comptage en fonction de
sa valeur de X. Par exemple :
(cid:2) si X=0 → comptage, il faut aiguiller la sortie Qn vers l’horloge
Hn+1,
(cid:2) si X=1 → décomptage, il faut aiguiller la sortie Qn
complémentée vers l’horloge Hn+1.
19
5.3 Décompteurs asynchrones
(cid:2) Avec des bascules JK à déclenchement sur front descendant :
table de vérité :
équations logiques :
X
Qn
Hn+1
0
0
1
1
0
1
0
1
0
1
1
0
0
S
R
Q
Q
H
1
1
J
H
K
RAZ
20
X
Comptage
Décomptage
Q0
?
1
1
J
H
K
Hn+1 = XQn + XQn
Hn+1 = X ¯ Qn
Q1
0
S
R
Q
Q
?
1
1
J
H
K
Q2
0
S
R
Q
Q
5.4 Compteurs synchrones
(cid:1) Problèmes des compteurs asynchrones
(cid:2) Tous les cycles ne sont pas possibles.
(cid:2) Il subsistent des états transitoires.
H
Q0
Q1
21
0
0
0
1
0
0
1
0
0
Retard
0
1
0
1
0
2
1
3
1
0
2
0
t
t
t
5.4 Compteurs synchrones
(cid:1) Structure d’un compteur synchrone
(cid:2) Le signal d’horloge est commun à toutes les bascules.
(cid:2) Il faut utiliser n bascules JK (M ≥ 2n) et agir sur les entrées J
et K en fonction de l’état des sorties Q.
Système logique
K0
J0
J
H
K
0
S
R
0
Q
Q
H
22
Q0
K1
J1
J
H
K
0
S
R
0
Q
Q
Q1
Kn
Jn
Qn
Q
Q
J
H
K
0
S
R
0
5.4 Compteurs synchrones
(cid:1) Table d’excitation d’une bascule
(cid:2) Elle permet de déterminer quelles valeurs il faut appliquer
aux entrées synchrones pour faire évoluer la sortie de la
bascule d’un état vers un autre.
(cid:2) Table d’excitation de la bascule JK :
table de vérité :
J K Q-
0
0
0
0
0
0
0
0
1
1
1
1
1
1
1
1
0
0
Publicité
0
0
1
1
1
1
0
0
0
0
1
1
1
1
0
0
1
1
0
0
1
1
0
0
1
1
0
0
1
1
Q+
0→
0
1→
1
0→
0
0→
0
1→
1
1→
1
1→
1
0→
0
Mémoire
Mise à 0
Mise à 1
Inversion
23
table d’excitation :
Q-
0
0
1
1
Q+
0→
1→
0→
1→
J
0
1
Φ
Φ
K
Φ
Φ
1
0
5.4 Compteurs synchrones
(cid:1) Exemple : compteur synchrone modulo 8
table de vérité :
Q2
0
0
0
0
1
1
1
1
Q1
0
0
1
1
0
0
1
1
Q0
0
1
0
1
0
1
0
1
J2 K2 J1 K1 J0 K0
0 Φ 0 Φ 1 Φ
0 Φ 1 Φ Φ 1
1 Φ
0 Φ Φ 0
1 Φ Φ 1 Φ 1
0 Φ 1 Φ
Φ 0
1 Φ Φ 1
Φ 0
1 Φ
Φ 0 Φ 0
Φ 1 Φ 1 Φ 1
0
1
2
3
4
5
6
7
Q- Q+
0→
0
1→
0
0→
1
1→
1
J
K
0 Φ
1 Φ
Φ 1
Φ 0
24
5.4 Compteurs synchrones
tableaux de Karnaugh et équations logiques :
Q2
Q1Q0
00
Φ
Φ
0
1
01
11
1
1
1
1
10
Φ
Φ
Q1Q0
Q2
00
0
1
1
1
01
Φ
Φ
11
Φ
Φ
10
1
1
K0 = 1
K0 = 1
J0 = 1
J0 = 1
25
5.4 Compteurs synchrones
tableaux de Karnaugh et équations logiques :
Q2
Q1Q0
00
Φ
01
Φ
Φ
Φ
0
1
K1 = Q0
K1 = Q0
11
10
Q2
00
01
Q1Q0
1
1
0
0
0
0
1
0
1
1
J1 = Q0
J1 = Q0
11
Φ
Φ
10
Φ
Φ
26
5.4 Compteurs synchrones
tableaux de Karnaugh et équations logiques :
Q1Q0
Q2
00
0
Φ
01
Φ
11
Φ
10
Φ
1
0
0
1
0
Q1Q0
Q2
00
01
11
10
0
0
1
Φ
0
Φ
1
Φ
0
Φ
K2 = Q1Q0
K2 = Q1Q0
J2 = Q1Q0
J2 = Q1Q0
27
5.4 Compteurs synchrones
Q0
J0
K0
J
H
K
0
S
R
0
Q
Q
J1
K1
J
H
K
0
S
R
0
Q
Q
Q1Q0
Q1
J2
K2
J
H
K
Q2
0
S
R
0
Q
Q
logigramme :
1
H
28
5.4 Compteurs synchrones
(cid:1) Exemple : décompteur synchrone modulo 8
table de vérité :
Q2
1
1
1
1
0
0
0
0
Q1
1
1
0
0
1
1
0
0
Q0
1
0
1
0
1
0
1
0
J2 K2 J1 K1 J0 K0
Φ 0 Φ 0 Φ 1
Φ 0 Φ 1
1 Φ
0 Φ Φ 1
Φ 0
Φ 1
1 Φ 1 Φ
0 Φ Φ 0 Φ 1
0 Φ Φ 1
1 Φ
0 Φ 0 Φ Φ 1
1 Φ 1 Φ
Φ 1
7
6
5
Publicité
4
3
2
1
0
Q- Q+
0→
0
1→
0
0→
1
1→
1
K
J
0 Φ
1 Φ
Φ 1
Φ 0
29
5.4 Compteurs synchrones
tableaux de Karnaugh et équations logiques :
Q2
Q1Q0
00
Φ
Φ
0
1
01
11
1
1
1
1
10
Φ
Φ
Q1Q0
Q2
00
0
1
1
1
01
Φ
Φ
11
Φ
Φ
10
1
1
K0 = 1
K0 = 1
J0 = 1
J0 = 1
30
5.4 Compteurs synchrones
tableaux de Karnaugh et équations logiques :
Q2
Q1Q0
00
Φ
01
Φ
Φ
Φ
0
1
K1 = Q0
K1 = Q0
11
10
Q2
00
01
Q1Q0
0
0
1
1
0
1
1
1
0
0
J1 = Q0
J1 = Q0
11
Φ
Φ
10
Φ
Φ
31
5.4 Compteurs synchrones
tableaux de Karnaugh et équations logiques :
Q1Q0
Q2
00
0
Φ
01
Φ
11
Φ
10
Φ
1
1
0
0
0
Q1Q0
Q2
00
01
11
10
0
1
1
Φ
0
Φ
0
Φ
0
Φ
K2 = Q1Q0
K2 = Q1Q0
J2 = Q1Q0
J2 = Q1Q0
32
5.4 Compteurs synchrones
Q0
J0
K0
J
H
K
0
S
R
0
Q
Q
J1
K1
J
H
K
0
S
R
0
Q
Q
Q1Q0
Q1
J2
K2
J
H
K
Q2
0
S
R
0
Q
Q
logigramme :
1
H
33
5.4 Compteurs synchrones
(cid:1) Compteurs à cycle quelconque
(cid:2) Tous les cycles sont réalisables à condition que la transition
d’un état du compteur à un autre soit unique (il existe un
seule façon de transiter vers un état).
(cid:2) Pour les états n’appartenant pas au cycle, les entrées des
bascules peuvent prendre n’importe quelles valeurs (Φ)
puisque ces états ne doivent normalement pas apparaître.
(cid:2) Il faut utiliser autant de bascules qu’il y a de bits nécessaire
pour coder la valeur maximale du cycle.
(cid:2) Il est nécessaire d’initialiser le compteur à une valeur
appartenant au cycle.
(cid:2) Exercice : réaliser la séquence suivante avec des bascules JK :
(cid:2) {2, 5, 1, 4, 8, 2, …}
34
5.4 Compteurs synchrones
(cid:1) Remarques sur les compteurs
(cid:1) Tables d’excitation des bascules synchrones
(cid:2) Bascule RST :
table de vérité :
table d’excitation :
R
0
0
0
0
0
0
0
0
1
1
1
1
1
1
S Q- Q+
0→
0
0
0
0
0
1→
0
1
1
1
0
1→
1
0
1
0
1
1→
1
1
1
1
1
0→
0
0
0
0
0
0→
0
1
0
1
0
Φ
1
0
Φ
1
1
Mémoire
Mise à 1
Mise à 0
Interdit
35
Q- Q+
0→
0
1→
0
0→
1
1→
1
S
R
Φ 0
1
0
1
0
0 Φ
5.4 Compteurs synchrones
(cid:2) Bascule D :
table de vérité :
table d’excitation :
D Q-
Q+
0→0
00
0
0
0→0
0
1
1
0
1→1
1
0
0
1
1→1
1
1
1
1
Q- Q+
0→
0
1→
0
0→
1
1→
1
D
0
1
0
1
(cid:3) Réalisation de compteurs synchrones avec d’autres bascules
(cid:4)Exemple : compteur modulo 4 avec des bascules RST et
D.
(cid:4)Exercice : réaliser un décompteur modulo 6 avec des
bascules RST et D.
36
5.4 Compteurs synchrones
(cid:1) Entrées asynchrones de forçage
(cid:2) Elles peuvent être actives sur niveau haut (la mise à 1 d’une
entrée asynchrone de forçage agit de façon prioritaire sur
la sortie de la bascule quelque soit l’état des entrées
synchrones) ou bas (la mise à 0 d’une entrée asynchrone de
forçage agit de façon prioritaire sur la sortie de la bascule
quelque soit l’état des entrées synchrones).
(cid:1) Entrées/sorties utilisées sur les compteurs commercialisés
(cid:2) RAZ : remet le compteur à zéro,
(cid:2) LOAD : charge une valeur dans le compteur,
(cid:2) CE ou En : interdit le comptage en empêchant les sorties
d’évoluer,
(cid:2) U/D : détermine le sens d’évolution (comptage ou
décomptage),
37
(cid:2) D/B : détermine le type de comptage (binaire ou décimale),
(cid:2) RCE ou TC : donne la fin de comptage.
38