Electronique Analogique
Chapitre V : Boucle à verrouillage de phase
BBOOUUCCLLEE AA VVEERRRROOUUIILLLLAAGGEE DDEE PPHHAASSEE
((PPLLLL))
V.1 INTRODUCTION
La mise au point de la boucle à verrouillage de phase ou PLL (Phase Locked Loop) est
directement liée à l’histoire de la modulation d’amplitude.
Le principe de la PLL a été étudié en 1932, par Henri De BELLISCISE un ingénieur de l’École
Supérieure d’Électricité (invention française). Ce dispositif était destiné à améliorer les
conditions de réception des signaux radioélectriques noyés dans le bruit en modulation
d’amplitude.
A l’époque, les réalisations à base de PLL étaient à tubes et donc volumineuses, chères et
réservées au matériel professionnel. Aujourd’hui, une PLL ne comprend plus qu’un circuit
intégré et quelques composants périphériques.
Les PLL ont envahi tout le domaine des télécommunications.
V.2 CONSTITUTION DE LA PLL
Le schéma fonctionnel d’une PLL correspond à un système asservi à retour unitaire. Elle est
constituée par les éléments suivants :
- un comparateur de phase (CDP) ;
- un filtre passe-bas (FPB) ;
- un oscillateur contrôlé en tension (VCO).
Comparateur
de phase
vc(t)
Filtre
passe-bas
vf(t)
ve(t)
fe, e
F0
Oscillateur
commandé en
tension
vs(t)
fs, s
Figure V.1 : Structure de base de la boucle à verrouillage de phase
ISET DE NABEUL (2014)
61
Moez HAJJI
Electronique Analogique
Chapitre V : Boucle à verrouillage de phase
V.2.1 Filtre passe bas (FPB)
V.2.1.1 Réseau RC
C’est un filtre du premier ordre.
V.2.1.2 Réseau R1R2C
Le réseau RC précédent est, dans certains cas, insuffisant
pour la stabilité de la boucle. Ce réseau à retard de phase lui
sera alors préféré.
V.2.1.3 Filtre actif
R2
C
R
Vc
C
Vf
Figure V.2 : Réseau RC
R1
Vc
R2
C
Vf
Figure V.3 : Réseau R1R2C
R1
-
+
VC
R
-
+
R
V’C
Vf
Figure V.4 : Filtre actif
Le rôle de l’inverseur est de corriger le signe négatif qui apparait dans l’écriture de la fonction de
transfert du premier étage.
V.2.2 Oscillateur contrôlé par tension (VCO)
Un VCO (Voltage Controlled Oscillator) délivre un signal de sortie dont la fréquence fs est
proportionnelle à la tension de commande vf, ceci sur une certaine plage de fréquence délimitée
par Fmin et Fmax.
L’intervalle de fréquence [Fmin ; Fmax] utilisable est appelé gamme de fréquence de l’oscillateur.
La loi de commande fs en fonction de vf est appelée caractéristique du VCO.
ISET DE NABEUL (2014)
62
Moez HAJJI
PCRpVpVpFcf..11)()()(PCRRp.CRpVpVpFcf..1.1)()()(212)()( àon ; 1 avec .)('21'pVpVCpRZVRZpVCfCCCRCRP.ppVpVpFcf221112et avec .1)()()(
Electronique Analogique
Chapitre V : Boucle à verrouillage de phase
La fréquence F0 appelée fréquence libre ou fréquence centrale (dite aussi fréquence de
repos), s’exprime par :
Les valeurs de Fmin et Fmax sont réglées à l'aide de résistances et d'une capacité extérieures.
L’utilisateur doit choisir correctement les valeurs de résistances et condensateur pour imposer
ses valeurs de Fmin et Fmax. Le constructeur fournit des abaques permettant de faire ce choix.
Dans le domaine linéaire, la relation fréquence-
tension du VCO s'écrit :
fs
Fmax
F0
k0 : pente qui caractérise le VCO, et représente
Fmin
la sensibilité de l’oscillateur exprimée en Hz/V.
Vfmin
0
Vfmax
Vf
Figure V.5 : Caractéristique linéarisée du VCO
V.2.3 Comparateur de phase (CDP)
V.2.3.1 Comparateur de phase analogique "le multiplieur"
La structure est constituée d’un multiplieur délivrant le signal (t) = kD.ve(t).vs(t)
Ve(t)
Publicité
Vs(t)
(t)
Filtre de
boucle
passe-bas
Vf(t)
Multiplieur
Figure V.6 : Comparateur de phase analogique
Si le CDP et suivit d’un filtre passe-bas de fréquence de coupure très inférieure a 2.fe, on ne
conserve que l'information qui est fonction du déphasage entre ve(t) et vs(t) : on réalise donc bien
un comparateur de phase.
ISET DE NABEUL (2014)
63
Moez HAJJI
2maxmin0FFFffffsVkFVVVFFFf..00minmaxmaxmin0).cos(.)( ).cos(.)( :Soient sesmseeemetVtvettVtv)..2cos()cos(.2..)( : AlorsseesesmemtVVkt)(k)(..VVk.(t)vseDsesmemfcos.cos2
Electronique Analogique
Chapitre V : Boucle à verrouillage de phase
On obtient un signal d’erreur qui est fonction uniquement du déphasage entre ve(t) et vs(t), si les
amplitudes de ve(t) et vs(t) sont constantes.
kD représente la sensibilité du CDP exprimée en V/rad.
Tracé de la caractéristique du comparateur de phase
On pose = e – s : déphasage entre les signaux ve(t) et vs(t).
Vc(V)
kD
-
-/2
0
/2
-kD
Figure V.7 : Caractéristique du comparateur
La caractéristique du comparateur est sinusoïdale : elle n’est pas linéaire. On peut considérer que
la caractéristique est linéaire si le déphasage ne varie pas trop autour de /2 ou 3/2…etc.
Le signal dépend de l’amplitude des signaux ve(t) et vs(t). Ce comparateur ne fonctionne que
pour des fréquences voisines.
V.2.3.2 Comparateur de phase numérique "OU EXCLUSIF"
La structure utilisée est un circuit logique OU exclusif.
Ve(t)
Vs(t)
(t)
Filtre de
boucle
passe-bas
Vf(t)
Porte XOR
Figure V.8 : Comparateur de phase OU EXLUSIF
Ce type de comparateur est très sensible au rapport cyclique des signaux qui le commandent.
Nous allons l’étudier dans un premier temps lorsque les deux signaux ont un rapport cyclique de
50%, puis lorsque l’un d’eux a un rapport cyclique différent.
V.2.3.2.1 Cas du rapport cyclique de 1/2
Soient ve(t) et vs(t) des signaux logiques de rapport cyclique 50% et de même fréquence fe. Le
signal de référence est ve(t) et vs(t) est le signal de sortie issu du VCO.
ISET DE NABEUL (2014)
64
Moez HAJJI
Electronique Analogique
Chapitre V : Boucle à verrouillage de phase
On rappelle la table de vérité d’un circuit "OU exclusif" :
Ve Vs Ve Vs
On pose = e – s = déphasage entre les signaux ve(t) et vs(t).
0
0
1
1
0
1
0
1
0
1
1
0
Cas où 0 < <
Le signal (t) est un signal périodique dont le fondamental est a la fréquence 2.fe. Si on utilise un
filtre passe-bas de fréquence de coupure très inférieure à 2.fe, on ne conserve que la valeur
moyenne de <(t)> du signal (t).
La valeur moyenne de (t) sur [0 ; ] est :
L'information <(t)> est proportionnelle au déphasage entre ve(t) et vs(t) : on réalise donc
bien un comparateur de phase.
Ve(t)
VDD
0
Vs(t)
2
VDD
0
(t)
VDD
0
et
et
et
Figure V.9 : Chronogrammes pour 0 < <
On obtient les mêmes résultats pour un déphasage compris entre [0 ; 2].
Cas où < < 2
La valeur moyenne de (t) sur [0 ; 2] est :
ISET DE NABEUL (2014)
65
Moez HAJJI
..)(DDDfkVt(t)v.2.)(DDfVt(t)v
Electronique Analogique
Chapitre V : Boucle à verrouillage de phase
Ve(t)
VDD
0
Publicité
Vs(t)
VDD
0
(t)
VDD
0
2
2 -
et
et
et
Figure V.10 : Chronogrammes pour < < 2
Le comparateur de phase ou exclusif suivi de son filtre, possède une caractéristique linéaire
sur l’intervalle [0,] :
Vf(t)
VDD
-
0
2
Figure V.11 : Caractéristique linéaire du comparateur OU EXLUSIF
V.2.3.2.2 Cas de l’un des signaux a un rapport cyclique différent de 1/2
La caractéristique de transfert du comparateur a alors l’allure suivante :
Vf(t)
-
2-
2
Figure V.12 : Caractéristique du comparateur OU EXLUSIF
La caractéristique n’est plus linéaire sur la plage complète [0 – ] : la plage de fonctionnement
est donc réduite !
ISET DE NABEUL (2014)
66
Moez HAJJI
Electronique Analogique
Chapitre V : Boucle à verrouillage de phase
IV.3 FONCTIONNEMENT DE LA PLL
- L’objet d’un tel dispositif est de synchroniser le signal d’un oscillateur modulable en fréquence
avec un signal de référence (entrée), le synchronisme étant assuré par un asservissement de la
fréquence des signaux.
- On rappelle les éléments de la PLL :
- Le VCO donne une fréquence qui varie en fonction de la tension de commande vf appliquée sur
son entrée. Il est linéarisé autour de F0 et caractérisé par sa pente k0 en Hz/V.
- Le CDP compare la fréquence du VCO avec la fréquence de référence. Il fournit à sa sortie une
tension vc alternative qui est fonction du déphasage entre ve et vs. Il est caractérisé par un
coefficient souvent noté kD en V/rad.
- Le FPB permet d’extraire la valeur moyenne de vc qui est noté vf. Cette tension vf est
proportionnelle au déphasage entre ve et vs.
- La boucle est verrouillée, signifie que les deux signaux appliques sur le comparateur de phase
(entrée ve(t) et la sortie vs(t)) ont même fréquence. On a alors fe = fs. Cette égalité de fréquence
est obtenue par la mesure de leur écart de phase.
- Le fonctionnement de la PLL est le suivant :
En l’absence de signal à l’entrée de la boucle, ou si la fréquence du signal injecté est en
dehors de la plage de fonctionnement du VCO, la boucle est dite non verrouillée et fs = F0.
En présence d’un signal à l’entrée de la boucle de fréquence fe voisin de F0, la PLL se
verrouille et on aboutit au bout d’un temps bref (quelques ms en général) à un état stable
caractérisé par fs = fe.
Une fois la boucle est verrouillée ou accrochée, la fréquence fe d’entrée peut varier dans la
plage de verrouillage sans que cette boucle ne décroche et on a toujours fs = fe. Il existe par
contre un écart de phase permettant de générer la tension de commande du VCO afin que celui-ci
puisse osciller à une fréquence différente de la fréquence libre F0.
si la fréquence d’entrée sort de la plage de verrouillage, la boucle décroche et on revient à la
situation d’une boucle non verrouillée. Pour raccrocher la boucle, il faut alors revenir au
voisinage de F0 et pénétrer dans la plage de capture.
ISET DE NABEUL (2014)
67
Moez HAJJI
Electronique Analogique
Chapitre V : Boucle à verrouillage de phase
La boucle se
verrouille
Fréquence
centrale F0
Plage de capture
La boucle se
verrouille
Plage de verrouillage
Fréquence f
F1
FC1
La boucle
décroche
FC2
F2
La boucle
décroche
F0
2.FPL
2.FPC
Figure V.13 : Les plages de capture et de verrouillage
V.3.1 Phénomène de capture, plage de capture
La capture correspond au passage de la boucle d’un état non verrouillé vers un état stable (fe= fs).
Partant d’un état initial ou les fréquences d’entrée et de sortie différent (PLL décrochée), on fait
varier fe très lentement dans le sens d’une diminution de l’écart de fréquence (fe - fs). Tant que fe
reste en dehors d’un intervalle [Fc1, Fc2] appelée plage de capture, la boucle ne parvient pas à
s’accrocher.
Puis lorsque fe entre dans cette plage, la fréquence du signal de sortie rejoint celle d’entrée : La
boucle s’est verrouillée.
Plage de capture : Correspond à l'écart de fréquence entre la fréquence libre et la fréquence à
partir de laquelle la PLL se verrouille. La plage de capture dépend de la fréquence de coupure du
filtre passe bas.
V.3.2 Phénomène de poursuite, plage de verrouillage
Ce phénomène apparait lorsqu’une PLL, préalablement accrochée (fe = fs) et ayant atteint son
régime permanent, voit la fréquence de son signal d’entrée ve(t) varier lentement.
Si la variation est suffisamment lente par rapport au comportement dynamique de la boucle, on
Publicité
peut considérer qu’à chaque instant l’équilibre est conservé, donc fe = fs. Ceci n’est valable que
tant que fe est comprise dans un intervalle [F1 ; F2] appelée plage de verrouillage.
En dehors de cette plage, la boucle cesse de délivrer une fréquence de sortie égale à celle
d’entrée : les signaux sont désynchronisés.
La perte du verrouillage de la boucle est due à l’apparition d’une non linéarité de l’un des
éléments (CDP ou VCO).
ISET DE NABEUL (2014)
68
Moez HAJJI
Electronique Analogique
Chapitre V : Boucle à verrouillage de phase
Plage de verrouillage : Correspond à l'écart de fréquence entre la fréquence libre et la fréquence
à partir de laquelle la PLL se déverrouille. La plage de verrouillage dépend de la caractéristique
du VCO, en particulier de l'étendue du domaine linéaire, c'est à dire Fmax - Fmin.
- Déterminons la plage de verrouillage sachant que l’on utilise un comparateur OU exclusif :
La plage de variation de est de ±/2 (autour de /2 qui correspond au point de repos). Nous
avons donc : max = ±/2. La boucle ne décroche pas si /2.
En régime permanent, nous avons fs = k0.kD..
D’où fsmax = ±k0.kD./2 et donc fsmax = 2.FPL = ±k0.kD.
La plage de verrouillage est donc donnée par : 2.FPL = k0.kD.
Ainsi, si on se fixe une plage de verrouillage, il faut que : k0.kD > 2.FPL/.
2.FPL : plage de verrouillage
2.FPC : plage de capture
La plage de capture est toujours incluse dans la plage de verrouillage. Dans certains cas, ces
deux plages sont identiques.
Lexique :
- La plage de verrouillage, est appelée aussi plage de maintien, plage de poursuite (tracking
range et lock range).
- La plage de capture, est appelée plage d'accrochage (capture range, acquisition range).
V.4 MODELISATION DE LA PLL
V.4.1 Phase instantanée d'un signal sinusoïdal
Un signal de la forme v(t) = V.sin (t) permet de définir :
- la phase instantanée (t).
- la pulsation instantanée (t) :
- la fréquence instantanée f(t) :
Si le signal est à fréquence fixe f0, v(t) = V sin (0t + 0)
Si le signal est modulé en fréquence autour de 0, v(t) = V sin {[0 + (t)]}.t
Où (t) est une fonction qui représente l'écart de pulsation par rapport à 0.
Soient 2 signaux :
où e(t) = et + e0
où s(t) = st + s0
ISET DE NABEUL (2014)
69
Moez HAJJI
dttdt)()(dttdttf)(21)(21)()(sin)(tVtveeme)(sin)(tVtvssms
Electronique Analogique
Chapitre V : Boucle à verrouillage de phase
Le déphasage de vs(t) par rapport à ve(t) correspond à la différence des 2 phases instantanées :
(t) = e(t) - s(t) = (e - s).t + e0 - s0, qui varie au rythme du battement e - s.
Le même déphasage peut être défini pour des signaux rectangulaires (TTL par exemple) où il
correspond au décalage dans le temps entre les deux signaux.
V.4.2 Relation fréquence - phase instantanée dans le domaine de Laplace
La notation des transformées de Laplace s’écrit de la manière suivante :
Les équations dans le domaine temporel, deviennent dans le domaine de Laplace :
CDP :
FPB :
VCO :
On à :
V.4.3 Schéma bloc
V.4.3.1 Schéma bloc en grandeurs phases
- Soient e(t) la phase du signal d’entrée et s(t) la phase du signal de sortie (issu du VCO).
- Supposons que le CDP est linéaire et qu’il délivre une tension de sortie vc(t) proportionnelle à
la différence de phase entre les signaux qu’il reçoit :
Où kD représente la sensibilité du CDP exprimée en V/rad.
- La tension d’erreur vc(t) est filtrée par le FPB, le bruit et les composantes hautes fréquences
étant supprimées. La fonction de transfert du filtre est désignée par F(p) = Vf(p)/Vc(p).
- La fréquence du VCO, dans la zone linéaire, est fixée par la tension de commande vf(t) de sorte
que :
où k0 représente la sensibilité de modulation de l’oscillateur exprimée en Hz/V.
- Précisons ici que les conditions nominales de fonctionnement sont obtenues en appliquant un
signal d’entrée de fréquence fe = f0. Le VCO oscille alors à sa fréquence centrale.
La pulsation est la dérivée par rapport au temps de la phase instantanée, par conséquent :
Où s(t) représente la phase, s(t) la pulsation et fs(t) la fréquence du signal de sortie (VCO).
ISET DE NABEUL (2014)
70
Moez HAJJI
)()( ; )( )( ; )( )( ; )( )(pFtfLptLpVtvLptL)(.)()()()(.)()()(pkppktVtkttktvDseDcDseDc)().()(pVpFpVcf)(.)()(.)(00pVkpFtvktffsfs)(.2)()(.2)(pFptftsss)(.2)(2)()()()(.0pVpkpFpppppppfsssss)(.)()()(tkttktvDseDcfsvkf.0)(.)(.2)()()(.2)(pppFpdttdtftssssss
Electronique Analogique
Chapitre V : Boucle à verrouillage de phase
Le schéma bloc de la PLL pour un retour unitaire est celui de la figure suivante :
FPB
VCO
vc
vf
fs
kD
F(p)
k0
2
s
s
CDP
e
+
-
s
Figure V.14 : Schéma bloc de la PLL en grandeurs phases
V.4.3.2 Schéma bloc en grandeurs fréquences
Le passage de la fréquence à la phase se fait en multipliant par (2/p). Ce passage n'a rien de
matériel, c'est la transformation mathématique.
Le schéma bloc reste le même pour la fréquence et la phase, ce qui montre que la boucle permet
également un asservissement en fréquence. Il faut noter que selon le type de comparateur utilisé,
le système sera asservi (fe = fs) pour un écart de phase = 0 (Comparateur 2 du 4046) ou un
écart variable avec la fréquence de verrouillage (Comparateur 1 à OU exclusif du 4046).
fe
e
+
Publicité
-
s
vc
vf
kD
F(p)
k0
fs
Figure V.15 : Schéma bloc de la PLL en grandeurs fréquences
fe
f
+
-
fs
vc
vf
kD
F(p)
k0
fs
Figure V.16 : Schéma bloc de la PLL en grandeurs fréquences simplifié
L'étude de la PLL se ramène donc à l'étude d'un système asservi. On peut ainsi étudier la réponse
à diverses excitations.
ISET DE NABEUL (2014)
71
Moez HAJJI
p2p2p1p2
Electronique Analogique
Chapitre V : Boucle à verrouillage de phase
V.5 QUELQUES APPLICATIONS DE LA PLL
V.5.1 Multiplication de fréquence
Soit le schéma fonctionnel suivant :
Oscillateur
à Quartz
ve(t)
fe, e
Comparateur
de phase
vc(t)
Filtre
passe bas
vf(t)
VCO
vs(t)
fs, s
vs’(t)
fs’, s’
Diviseur de
fréquence par N
Figure V.17 : Multiplicateur de fréquence utilisant une PLL
Lorsque la boucle est verrouillée, nous avons fe = fs’. On rappelle que, dans une PLL, l'égalité de
fréquence entre deux signaux est obtenue par la mesure de leur écart de phase. Ici, on mesure
l'écart de phase entre les signaux ve(t) et vs’(t). La PLL étant verrouillée, ce sont donc c'est deux
signaux qui ont même fréquence, soit fe = fs’. Comme fs’ = fs/N on en déduit que : fs = N.fe.
Le signal de sortie du VCO, vs(t), a donc une fréquence N fois plus grande que celle du signal de
référence ve(t) : nous avons réalise une multiplication de fréquence.
Ce principe est utilise dans les synthétiseurs de fréquence : le diviseur est alors programmable.
La fréquence du signal de référence doit être très stable c’est pourquoi le signal à fe est réalisé, en
général, à partir d’un oscillateur à quartz.
V.5.2 Synthèse de fréquences
Le schéma de principe d'un synthétiseur est donné sur la figure ci-dessous.
Oscillateur
à Quartz
vosc
fosc
Diviseur de
fréquence
par R
ve
fe
Comparateur
de phase
vc
Filtre
passe bas
vf
VCO
vs
fs
vd
fd
Diviseur de
fréquence par N
Figure V.18 : Synthétiseur de fréquence utilisant une PLL
Le second diviseur de fréquence par R en cascade avec l’oscillateur de référence, permet
d’obtenir le "pas" (fe = fosc/R), c’est à dire la variation élémentaire de fréquence que l’on pourra
obtenir pour la sortie.
ISET DE NABEUL (2014)
72
Moez HAJJI
Electronique Analogique
Chapitre V : Boucle à verrouillage de phase
Lorsque la boucle est verrouillée les fréquences fe et fd sont identiques, sachant que : fe = fosc/R et
fd = fs/N, on en déduit que :
On obtient une fréquence de sortie fs qui est multiple du "pas" par un nombre entier N, et située
dans la plage de travail du VCO.
La réalisation d'un synthétiseur haute fréquence nécessite donc un compteur programmable (N)
travaillant en haute fréquence. Pour obtenir par exemple un pas de 5 kHz autour de 100 MHz il
faut N égal à 20000, 20001, 20002, etc...
ISET DE NABEUL (2014)
73
Moez HAJJI
NRffoscs.