Digital Electronics Exercises for SMP6

= (11,1875)10

;

(7,7)

vers la base dix. Correction 7

2

8

3 + 7

8

−3

= (7,875)10

−4 ;

(4B,CC)

8

(10,5625) 16 0,5, 0,5

0 vers la base dix. Correction 4

× vers la base deux. Correction (10)

×

−1 16 + 11 + 12

×

= (1010) ×

2 = 1,0. Donc (10,5625) 10

= (1010,1001) 2

;

10

2

16

+ 12

16

= (75,796875) 10

;

−1

−2

, puis 0,5625

2 = 1,125, 0,125

2 = 0,25, 0,25

2 =

×

vers la base seize. Correction (10)

10

= (A)

. (1001)

= (9)

× , donc (10,5625)

× = (A,9) 16

a)

b)

c)

d)

e)

f)

(10,5625) × (10,5625)

×

; = (12,44)8.

10

vers la base huit. Correction (10)

= (12) 10

. 0,5625 16

8 = 4,5, 0,5 2

16

8 = 4,0. Donc (10,5625)

10

10 Exercice 2 : a) 8,625

10

8

×

×

10

o

Conversion de 8,625 en binaire : Partie entière : 8 => 1000 o Partie décimale : 0,625 => 0,101



8,62510 => 1000,101 2

• Normalisation IEEE 754 : <=> 1,0001010 x 23 (de la forme 1,xxxx où xxx = mantisse) • Décomposition du nombre en ses divers éléments :

o Bit de signe : 0 (Nombre >0) o Exposant sur 8 bits biaisé à 127 => 3 + 127 = 130 => 10000010 o Mantisse sur 23 bits : 0001010 00000000 00000000

Signe 0 Soit en hexadécimal : 410A0000 16

Exposant biaisé 1 0 0 0 0 0 1 0

Pseudo mantisse 0 0 0 1 0 1 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0 0

b) 10,5010

10,5010 --> 1010,1 2 1,0101 * 23

- Passage en binaire : - normalisation : - exposant : 127 + 3 = 130 - signe positif : 0 - représentation : 0 Soit en hexa. : 41 28 00 00 16

1000 0010

010 1000 0000 0000 0000 0000

c) -0,75 10

0,75 10

- passage en binaire : - normalisation : - exposant : 127 + (-1) = 126 - signe négatif : 1 - représentation : 1

0111 1110

--> 0,11 2 1,1 * 2-1

100 0000 0000 0000 0000 0000

Soit en hexa. : BF 40 00 00 16

Exercice 3 :

a) 128 --> 01000 0110 000 0000 0000 0000 0000 0000 b) -32,75 -->1100 0010 0000 0011 0000 0000 0000 0000 c) 18,125 -->0100 0001 1001 0001 0000 0000 0000 0000 0,0625 -->0011 1101 1 000 0000 0000 0000 0000 0000 d)

Exercice 4 :

a) 1011 1101 0100 0000 0000 0000 0000 0000 -> -0.046875 b) 0101 0101 0110 0000 0000 0000 0000 0000 -> 1.539 * 1013 c) 1100 0001 1111 0000 0000 0000 0000 0000 -> -30 d) 0011 1010 1000 0000 0000 0001 0100 0010 -> 0.0009766

P a g e 1 | 2

Exercice 5 :

Exercice 6 :

1789,1418

(1010011101010010011111010000) 2 STOP

1. 2. COUT=72 DH :

• Décimal : 67, 79, 85, 84, 61, 55, 50, 32, 68, 72 • Hexadécimal : 43, 4F, 55, 54, 3D, 37, 32, 20, 44, 48 • Binaire : 0100 0011 0100 1111 0101 0101 0101 0100 0011 1101 0011 0111 0011 0010 0010

0000 0100 0100 0100 1000

P a g e 2 | 2

TRAVAUX DIRIGES d’électronique numérique SMP6

Série n° 3

Année universitaire 2018-2019

Exercice 1 : 1) Simplifier les expressions suivantes : )BA).(BA(

=

+

=

=

+

+

S1 + B.AB.AB.AS2 + S3 2) Calculer les compléments de S1, S5, S6 et les simplifier. 3) Donner les équations des fonctions S1, S5 et S6 en n'utilisant que des portes NAND à 2 entrées puis en n'utilisant que des portes NOR à 2 entrées. Tracer les logigrammes de S1, S5 et S6, et préciser le nombre de portes nécessaires dans chaque cas et en déduire la meilleure solution.

)DCB).(DCA( + +

)C.AB.AB.A)(C.AB.AB.A(

)BA.()CA).(CBA(

)BA.(C)BA).(BA(

S4 S5 S6

++

+

=

+

+

=

+

+

+

=

+

++

++

Exercice 2 : 1) Simplifier algébriquement les expressions suivantes : + S3

D.C.B.AC.B.AC.B.AS1 + )CD.A).(CB.(AC.BAS2

=

+

+

+

=

+

=

)CBA).(CBA).(CBA).(CBA(

++

++

++

++

2) Démontrer les égalités suivantes : = BABAA

+

a)

b)

+ . +

= C.BC.AC.BC.A

+

c)

d)

)CB).(CA(

+

+

=

+ )CB).(CA).(BA(

+

+

)CA).(BA(

+

+

+

)CB).(CA( =

+

Exercice : 3 Simplifier les expressions en utilisant les diagrammes de Karnaugh.

a)

b)

c)

X Y

.

+ + = CBA BCACBA . . = + + ( ) . CDBACBADCADC

+ ABC + .

. +

+

.

.

CBA +

DAC

. CDBADCBADCBADCBAZ

.

.

.

.

+

=

+

+

+

DABC

+

ABCD

Exercice : 4

Soit la table de vérité suivante :

1. Proposer une expression booléenne (ayant pour table de vérité la table ci-contre) :

a) sous la première forme canonique, b) sous la deuxième forme canonique.

2. Simplifier l’expression booléenne de la question 1.a) au moyen d'un tableau de Karnaugh. Exercice : 5

Trois interrupteurs A, B, C commandent l’allumage de 2

lampes R et S suivant les conditions suivantes :

Dès qu’un ou plusieurs interrupteurs sont activés la lampe R doit s’allumer, la lampe S ne doit être allumée que si au moins 2 interrupteurs sont activés.

1) Donner la table de vérité des fonctions R et S. 2) Donner les expressions des fonctions binaires R et S. 3) Donner les expressions des fonctions R et S à l’aide de porte NON ET. 4) Dessiner le logigramme à l’aide de portes NON ET.

P a g e 1 | 1

TRAVAUX DIRIGES d’électronique numérique SMP6

Série n° 3 (corrigé)

Année universitaire 2018-2019

Exercice 1 : 1)

2)

3)

Exercice 2 :

S1 S5 S6

NAND à 2 entrées 5 4 5

NOR à 2 entrées 5 4 3

1) S1 = A(C + B.D) S2 = A + C 2)

S3 = B

a)

: dans la somme d'un terme et d'un multiple de son complément, on peut éliminer le complément.

Démonstration :

soit :

Remarque : cette formule est à retenir car elle n'est pas intuitive : en effet il faut d'abord compliquer la formule pour la simplifier ensuite.

b)

c)

d)

Exercice : 3 a)

AB

C

0 1

00

1 0

01

0 1

11

0 1

10

1 1

P a g e 1 | 2

BAB.AB.AS1B.ABAS2CAS3DCB.AS4)CB(AS5)CA(BS6BAB.AB.AS1C.BAS5C.ABS6BABABABAS...1CBAC.B.AS5CABC.A.BS6BABAA.BABAAABABABAABAA1.).(...CBCAAACBCACBACBACACBABACACBCABACBCA..)(..............CBCACBACBCBACBCBABACBCABACBCACBCACBCA..............)).((..)).((CBBACACABACBBACACBCABA...)).((....)).().((BCACCBX.

CD

AB 00 01 11 10

00

01

11

10

1 1 1 1

0 0 0 1

1 0 0 0

1 1 1 1

CD

00

AB

01

11

10

00 01 11 10

1 1 0 0

0 0 0 0

0 0 1 1

0 0 1 1

b)

c)

Exercice : 4 1.

a)

b) 2.

CD

AB

00

00 01 11 10

1 0 0 1

01

1 1 0 1

Exercice : 5 1.

2. 3.

4.

;

;

11

10

1 1 1 1

A 0 0 0 0 1 1 1 1

1 0 0 1

B 0 0 1 1 0 0 1 1

C 0 1 0 1 0 1 0 1

R 0 1 1 1 1 1 1 1

S 0 0 0 1 0 1 1 1

P a g e 2 | 2

)(....CABDCBACBADYDCACAZ...dcbadcbadcbadcbadcbadcbadcbadcbadcbadcbadcbaf.................................)).().().().((dcbadcbadcbadcbadcbafdcdabf..CBARABBCACSCBAR..ABBCACS..

TRAVAUX DIRIGES d’électronique numérique SMP6

Série n° 4

Année universitaire 2018-2019

Exercice : 1 Demi-Soustracteur. Réaliser un demi-soustracteur :

1) Ecrire la table de vérité. 2) Donner les équations de sortie. 3) Etablir le schéma logique.

Soustracteur complet

On veut réaliser un circuit qui effectue la soustraction Ai - Bi en tenant compte d'une éventuelle retenue R i-1. Ce circuit doit donc générer la différence Di et l'éventuelle retenue Ri à transmettre à la colonne de gauche.

1) Remplir la table de vérité de Di et Ri. 2) Remplir les tableaux de Karnaugh et en déduire les équations simplifiées de Di et Ri. 3) Dessiner le schéma de ces deux fonctions réunies en un seul bloc fonctionnel : le soustracteur complet. 4) Réaliser un soustracteur binaire complet (ou étage de soustracteur) selon deux modes :

a. Avec deux demi-soustracteurs ; b. Avec un demi-additionneur et un demi-soustracteur.

5) Dessiner le schéma d'un soustracteur de 2 nombres de 4 bits en utilisant 4 blocs fonctionnels identiques.

Additionneur Soustracteur

1) Réaliser un circuit qui inverse ou non l'état d'une entrée E selon qu'un bit de commande C est à 1 ou à 0:

si C= 0 on veut S= E, si C= 1 on veut

.

2) En utilisant cette fonction et un additionneur sur 4 bits, réaliser un circuit qui effectue l'addition de deux

nombres de 4 bits (A + B) si un bit de commande C est à 0 et la soustraction (A – B) si C = 1.

Exercice : 2

Le multiplexeur pouvant calculer des fonctions de plusieurs variables, peut être utilisé en générateur de

fonctions logiques. Le nombre d’entrées d’adresses étant égal aux nombres de variables dans la fonction. 1) Traiter le cas où l’on a une variable de plus que d’entrées d’adresse, en réalisant la fonction :

à l’aide d’un multiplexeur à 8 entrées de données (D0,D1,D2,D3,D4, D5,D6,D7), 3 entrées d’adresses A, B, C (C le poids le plus fort) et 1 sortie. 2) À l’aide d’un multiplexeur à 8 entrées de données (D0,D1,D2,D3,D4, D5,D6,D7) et 3 entrées d’adresses A,

B, C (C le poids le plus fort) réaliser la fonction suivante :

Exercice : 3 Donnez les équations simplifiées des sorties des schémas suivants en détaillant clairement votre démarche.

Demux

Mux

Dmux

mux

Figure :1

Figure :2

P a g e 1 | 3

ESDCBADCBADCBADCBADCBADCBADCBADCBAF........................BABACAF...

Figure :3

la

Exercice : 4 Soit un circuit combinatoire à 5 lignes d’entrée et 3 lignes de sorties, comme figure ci-dessous. Le le montre fonctionnement est le suivant : - Lorsqu’une seule ligne d’entrée parmi E0, E1, E2, E3, se trouve au niveau haut, son numéro est codé en binaire sur les sorties A et B. - Si plusieurs lignes sont simultanément au niveau haut, le circuit code le numéro le plus élevé. - Si toutes les lignes d’entrée sont au niveau bas, le circuit code AB=00, mais on signale par Eout=1 que ce code n’est pas validé. Dans tous les autres cas Eout=0. - Le fonctionnement décrit jusqu’ici s’observa lorsque Ein=1. Si Ein=0, on a :A=B=Eout=0.

E0

E1

E2

E3

Ein

CIRCUIT

COMBINATOI RE

Eout

A

B

1- Donner la table de vérité du codeur. 2- Donner les expressions logiques des sorties A, B et Eout en fonction des entrées de E0…E3 et Ein. 3- En déduire le circuit logique du codeur.

Exercice : 5 Le montage suivant est une application des multiplexeurs et démultiplexeur dans les liaisons séries. Un multiplexeur permet de sélectionner (entrée m) en sortie (S) une des entrées (e0, e1), par contre le démultiplexeur réalise la fonction inverse du multiplexeur :

S

E

Compléter les chronogrammes suivants :

Exercice : 6

On veut réaliser un dé électronique à diodes LED disposées comme le montre la figure-1. Les différentes combinaisons d’affichage du dé électronique sont représentées dans la figure-2.

A titre d’exemple, si on veut afficher 2, il faut allumer les diodes a et g. On note que pour les combinaisons d’entrée 0 (000) et 7 (111) aucune diode ne doit être allumée.

P a g e 2 | 3

On veut réaliser le circuit logique de commande pour allumer les diodes. Ce circuit doit comporter 7 sorties, soit une sortie par diode (a, b, c, d, e, f, g) et 3 entrées A, B, C pour le code binaire (C le poids le plus fort).

1- Déterminer la table de vérité. 2- Déterminer les expressions simplifiées des sorties (a, b, c, d, e, f, g) en fonction des entrées A, B et C. 3- Donner le circuit logique de commande.

Exercice : 7 La figure-1 représente un comparateur de deux nombres binaires xi et yi à 1 bit. 1- Effectuer la synthèse de ce circuit logique.

2- On veut réaliser un comparateur de deux nombres binaires à trois bits X=x2x1x0 et Y=y2y1y0, dont le schéma synoptique est donné par la figure-2. On note que x0 et y0 sont les bits de poids les plus faibles.

a- Donner les expressions logiques des sorties S, I et E en fonction des sorties Si, Ii, Ei avec i=0, 1, 2 du comparateur à 1 bit. b- En déduire le schéma interne du comparateur à 3 bits. 3- On veut afficher les sorties du comparateur (S, I, E) sur un afficheur 7 segments à cathodes communes en utilisant un transcodeur, comme le montre la figure-3a, et ce pour obtenir l’affichage donné par la figure-3b.

a- Donner la table de vérité du transcodage permettant le passage du code S, I, E au code 7 segments. b- Déterminer les expressions simplifiées des sorties en utilisant le tableau de Karnaugh. c- En déduire le schéma interne du transcodeur. Exercice : 8

Développez un circuit logique (transcodeur) muni de 3 variables d’entrée (B2,B1,B0)2 représentant le nombre N dans le code binaire naturel (ou pur), et qui donne en sortie (G2, G1, G0) représentant le même nombre dans le code Gray (ou binaire réfléchi).

1) Dresser une table de vérité traduisant le fonctionnement, 2) A l’aide du tableau de Karnaugh, trouver les équations des sorties : G2, G1 et G0, 3) Dessiner le logigramme avec uniquement des portes “XOR” à deux entrées, 4) En déduire le logigramme si le code d’entrée est sur 4 bits. 5) Vérifier que ce transcodeur peut réaliser le transcodage inverse.

Binaire naturel B2 B1 B0

TRANSCODEUR

Binaire réfléchi G2 G1 G0

P a g e 3 | 3

TRAVAUX DIRIGES d’électronique numérique SMP6

Série n° 4 (corrigé)

Année universitaire 2018-2019

Ai Bi Di Ri 0 0 1 0 0 1 0 1

0 1 0 1

0 1 1 0

Exercice 1 : Demi-Soustracteur.

1) La table de vérité est :

2) Donc :

3) D’où le circuit suivant :

Soustracteur complet

1) La table de vérité est :

Ri-1 Ai Bi Di Ri 0 0 0 1 1 0 0 0 0 0 1 0 1 0 1 1 1 1 0 0 1 1 1 1

0 1 1 0 1 0 0 1

0 0 1 1 0 0 1 1

2) Les tableaux de Karnaugh sont :

AiBi

Ri-1 0 1

Di

00

01

0 1

1 0

Ri

AiBi

Ri-1 0 1

00

01

0 1

1 1

Donc :

11

0 1

11

0 1

10

1 0

10

0 0

P a g e 1 | 9

iiiBADiiiBAR.1)(iiiiRBAD)(.1iiiiiiBARBAR

3) D’où le circuit suivant :

4) a. Avec deux demi-soustracteurs :

Ce schéma correspond au fait que le soustracteur est réalisé en :

 Retranchant Bi de Ai (1er demi-soustracteur) (DS)  Puis retranchant Ri-1 de la différence obtenue.

b. Avec un demi-additionneur et un demi-soustracteur.

Une autre manière consiste à :

 Additionner Bi et Ri-1 avec un demi-additionneur (DA) (cette opération peut

évidemment engendrer une retenue)  Puis on retranche le résultat obtenu de Ai.

On peut écrire :

Additionneur Soustracteur

1) La table de vérité est :

C 0 0 1 1

E 0 1 0 1

S 0 1 1 0

D’après la table de vérité :

P a g e 2 | 9

)(iiBA1)(iiiRBA)(.1iiiiiBARBAiiBA.)(1iiiBAR)(1iiiiRBAD)(.11iiiiiiBRABRR)(1iiRB)(1iiiiRBADiiBR.1)(1iiiBRA)(.11iiiiiiBRABRRCES

2) Pour calculer la différence A - B de deux nombre signés A et B, on utilise un circuit qui calcule d'abord l'opposé -B de B puis effectue la somme de A avec -B grâce à un additionneur. Le calcul de -B est réalisé en prenant la négation de B bit à bit puis en ajoutant 1 au résultat obtenu. Ce dernier 1 est en fait ajouté directement à la somme de A et -B en l'injectant comme retenue C0 à l'additionneur. Le circuit ci-dessous effectue une somme ou une différence suivant la valeur de la commande Cmd. Si Cmd vaut 0, le circuit calcule la somme A + B. Si, au contraire, Cmd vaut 1, le circuit calcule la différence A - B. En effet, chacune des portes xor effectue la négation ou non d'une entrée Bi suivant la valeur de Cmd.

Exercice : 2

1)

2) De la même manière que précédemment : D0=D3=D4=D5=D7=1 et D1=D2=D6=0

Exercice : 3 Figure :1

Figure :2

Figure :3

D’où :

P a g e 3 | 9

A B C MUX D0 D1 D2 D3 D4 D5 D6 D7 s D )()..(....),,,(CADCACADDCADCADCBAFabpSSSSR..32.3273210732101.....SSSSSSSSSSMacbpacbpacbpacbpacbpM...............acbapM...BABABAS..1DCDCCDCDCDCS....2

Ein E3 E2 E1 E0 B A Eout 0 1 1 1 1 1

x x x 1 0 0

0 1 1 0 0 0

x x x x 1 0

0 1 0 1 0 0

x 1 0 0 0 0

x x 1 0 0 0

0 0 0 0 0 1

Exercice : 4 1) La table de vérité du codeur :

2) Les expressions logiques des sorties A, B et Eout en fonction des entrées E0…E3 et Ein :

3) Le logigramme du codeur est donné par l’applet

Exercice : 5 Les chronogrammes sont les suivants :

Exercice : 6 1-La table de vérité du codeur :

2- On effectue la simplification des expressions logiques de a, b, c, d, e, f et g avec la table de Karnaugh.

C B A 0 0 0 1 0 0 0 1 0 1 1 0 0 0 1 1 0 1 0 1 1 1 1 1

a 0 0 1 1 1 1 1 0

b 0 0 0 0 1 1 1 0

c 0 0 0 0 0 0 1 0

d 0 1 0 1 0 1 0 0

e 0 0 0 0 0 0 1 0

f 0 0 0 0 1 1 1 0

g 0 0 1 1 1 1 1 0

BA C

00 01 11 10

0

1

0

1

0

1

1

0

1

1

BA C

00 01 11 10

0

1

0

1

0

1

0

0

0

1

BA C

00 01 11 10

0

1

0

0

0

0

0

0

0

1

BA C

00 01 11 10

0

1

0

0

1

1

1

0

0

0

P a g e 4 | 9

))(.().()...(....212211212DCEBASESESESSESSESSS)..()...(1231233EEEEEEEEEAinin).().(23233EEEEEEEBinin)...0123EEEEEEoutinBACBCBga...CBAec..CACBfb..BACAd..

3-Le logigramme est le suivant :

Exercice : 7 1- La table de vérité d’un comparateur de deux nombres binaires xi et yi à 1 bit est la suivante :

Xi Yi Si

Ii Ei

0

0

1

0

1

0

0

0

1

0

1

0

1

0

0

1 Les expressions logiques des sorties du comparateur en fonction des entrées xi et yi sont :

0

1

0

1

A partir des expressions ci-dessus, le circuit logique du comparateur à 1 bit est donné par le schéma suivant :

2-a- Pour comparer deux nombres binaires à 3 bits X=x2x1x0 et Y=y2y1y0, il faut comparer bit par bit, en commençant par les bits de poids le plus fort, s'ils sont égaux on passe aux bits de poids immédiatement inférieur et ainsi de suite. - X>Y si :

x2 > y2 ( S2 = 1) ou x2 = y2 ( E2 = 1) et x1 > y1 ( S1 = 1) ou x2 = y2 ( E2 = 1) et x1 = y1 ( E1 = 1) et x0 >y0 ( S0 = 1) d’où : S = S2 + E2.S1 + E2.E1.S0

- X<Y si :

x2 < y2 ( I2 = 1) ou x2 = y2 ( E2 = 1) et x1 < y1 ( I1 = 1) ou x2 = y2 ( E2 = 1) et x1 = y1 ( E1 = 1) et x0 <y0 (I0 = 1) d’où : I = I2 + E2.I1 + E2.E1.I0

- X = Y si :

x2 = y2 ( E2 = 1) et x1 = y1 ( E1 = 1) et x0 =y0 ( E0 = 1)

P a g e 5 | 9

iiiiiiiiiiiiiiiiiiiISYXYXYXYXYXEYXIYXS......

d’où : E = E2.E1.E0

b- Le schéma interne du comparateur à 3 bits est donné par le schéma suivant :

3- a- La table de vérité du transcodage est le suivant :

Entrées I 0 0 1 1 0 0 1 1

E 0 1 0 1 0 1 0 1

S 0 0 0 0 1 1 1 1

a x 1 0 x 1 x x x

b x 0 0 x 0 x x x

Sorties d x 1 0 x 1 x x x

e x 1 1 x 0 x x x

c x 0 0 x 1 x x x

f x 1 1 x 1 x x x

g x 1 0 x 1 x x x

Les expressions de a, b, c, d, e, f, g en fonction de S, I, E se déduisent de la table de transcodage comme suit :

IE S

00 01 11 10

0

1

x

1

1

x

x

x

0

x

IE S

00 01 11 10

0

1

x

1

1

x

x

x

0

x

IE S

00 01 11 10

0

1

x

0

1

x

x

x

1

x

IE S

00 01 11 10

0

1

x

1

0

x

x

x

0

x

ou

IE S

00 01 11 10

0

1

x

0

1

x

x

x

1

x

c = S

e = I + E

ou

IE S

00 01 11 10

IE S

00 01 11 10

0

1

x

1

1

x

x

x

1

x

0

1

x

1

1

x

x

x

1

x

f = S + I + E

ou

f = 1

P a g e 6 | 9

ESgdaIgda0bSe

c- Le schéma interne du transcodeur est :

Ci-dessous le schéma complet comparateur (S, I, E), transcodeur, et afficheur 7 segments,

Exercice : 8

1) table de vérité traduisant le fonctionnement,

Binaire Pur

Binaire réfléchi (Gray) G1 0 0 1 1 1 1 0 0

G0 0 1 1 0 0 1 1 0

B2 B1 B0 G2 0 0 0 0 0 0 0 0 1 1 1 1 1 1 1 1

0 1 0 1 0 1 0 1

0 0 1 1 0 0 1 1

2) Tableaux de Karnaugh des sorties : G2, G1 et G0,

G2

0 B2 1

B1 B0 11 0 1

01 0 1

00

1

10 0 1

P a g e 7 | 9

22BG

G1

0 B2 1

B1 B0 11 1 0

01 0 1

00 0 1

10 1 0

G0

0 B2 1

B1 B0 11 0 0

01 1 1

00 0 0

10 1 1

3) Le logigramme avec uniquement des portes “XOR” à deux entrées,

B0 B1 B2

=1

=1

G0

G1

G2

4) Nous pouvons remarquer que le passage du binaire pur au code Gray se fait en effectuant une opération OU Exclusif. Le circuit du transcodeur est très simple. En désignant par Bn (B0 = LSB) un bit quelconque . A partir en code binaire pur et par Gn le bit recherché en code Gray, nous avons alors : de cette formule, il est tout à fait possible de concevoir sans difficulté le circuit représenté ci-dessous.

B0 B1 B2 B3

=1

=1

=1

G0

G1

G2

G3

Remarque : Nous voyons apparaître une structure répétitive qui permet d’étendre à n bits ce système de

transcodage.

P a g e 8 | 9

211BBG100BBG1nnnBBG

B0

B1

B2

B2

G0

G1

G2

G3

5) Pour la conversion du code Gray en code binaire la relation suivante s'apparente à l'équation vue pour . Là encore les fonctions OU Exclusif sont de mise pour la le convertisseur inverse.

réalisation du circuit de transcodage.

G0

G1

G2

G3

B0

B1

B2

B3

Les circuits représentés ci-dessus peuvent être étendus au nombre de bit nécessaires ou souhaités.

P a g e 9 | 9

1nnnBGB

TRAVAUX DIRIGES d’électronique numérique SMP6

Série n° 5

Année universitaire 2018-2019

Exercice 1

(figure 1 et 2), donnez

Après avoir rappelé les tables de vérité des bascules D et JK synchronisées sur front les montant chronogrammes des sorties Q de chacune des bascules câblées ci-dessous en fonction d’une entrée d’horloge H. Exercice 2 1. Donnez la table de vérité du montage ci-dessous : 2. Quelle fonction reconnaissez-vous ? Exercice 3

On dispose de bascules JK synchronisées sur front montant. Chaque bascule possède des entrées asynchrones prioritaires actives à l’état bas : set (S) et reset (R). 1. Réalisez un compteur asynchrone modulo 16. 2. Modifiez le montage pour en faire un compteur asynchrone modulo 12. 3. En partant de zéro, tracez son chronogramme sur un cycle complet. 4. Ajoutez un interrupteur automatique de remise à zéro à l’allumage. 5. Ajoutez un interrupteur manuel de remise à zéro. 6. Que suffit-il de faire pour remplacer les bascules JK par des bascules D ? Exercice 4

On désire réaliser un compteur/décompteur asynchrone modulo 10 avec une possibilité de chargement parallèle du nombre N = dcba (0 ≤ N ≤ 9).

Ce compteur/décompteur comportera deux entrées de

commande X et Y. X = 0 : Chargement parallèle (Chg //) de N (quel que soit Y). X = 1 : Compteur (Cpt) si Y = 0 et décompteur (Décpt) si Y = 1.

Vous avez à votre disposition quatre bascules JK et toutes les portes logiques nécessaires. Les bascules sont synchronisées sur front descendant et possèdent des entrées de forçage (set (S) et reset (R)) actives à l’état bas. 1. Dessinez le schéma de connexion des bascules, de façon à obtenir un compteur si Y = 0 et un décompteur si

Y = 1 (sans tenir compte du modulo pour l’instant).

2. Quelles valeurs sur la sortie (du compteur et du décompteur) doit-on détecter pour réaliser le modulo 10. Pour la suite, on posera : M=Qb⋅Qd 3. Complétez la table de vérité ci-dessous pour les entrées set et reset des quatre bascules en fonction de X et de

Y.

Chg //

Cpt

Décpt

X

Y

R a

S a

R b

S b

R c

S c

R d

S d

0

1

1

x

0

1

4. En déduire les équations de chacune des entrées set et reset.

P a g e 1 | 2

Exercice 5 Soit le montage ci-dessous :

1. Remplissez les chronogrammes suivants si l’entrée E vaut zéro :

2. Que réalise ce montage ?

Exercice 6 1. Donner la table des transitions d’une bascule JK. Dans un premier temps, on désire réaliser un compteur synchrone modulo 7 à l’aide de bascules JK synchronisées sur front montant. 2. En déduire la table exprimant les valeurs de J et K pour obtenir les transitions souhaitées. 3. Donnez les équations des entrées J0, K0, J1, K1, J2 et K2. 4. Dessinez le schéma de câblage. On désire maintenant réaliser un compteur synchrone, modulo 8 en code Gray, à l’aide de bascules JK synchronisées sur front descendant. 5. Donner la table exprimant les valeurs de J et K pour obtenir les transitions souhaitées. 6. Donnez les équations des entrées J0, K0, J1, K1, J2 et K2.

P a g e 2 | 2

TRAVAUX DIRIGES d’électronique numérique SMP6

Série n° 5 (corrigé)

Année universitaire 2018-2019

Exercice 1 Bascule D

H

 

D Q Q

0 1

0 1

1 0

Bascule JK

H

   

J K Q Q

0 0 1 1

0 1 0 1

q 0 1 q

q 1 0 q

Exercice 2

On reconnaît la table de vérité d’une bascule RS avec : A = S et B = R.

A B

0

0

1

1

0

1

0

1

S

1

1

0

S

Exercice 3 1. Compteur asynchrone modulo 16.

2. Compteur asynchrone modulo 12.

Il faut effectuer un reset dès que le compteur atteint la valeur 12. Lorsque Q2 et Q3 passent à 1 (détection du 12), la porte NON-ET applique un 0 sur les entrées reset (actives à l’état bas). Le compteur repart alors aussitôt à partir de 0. 3. En partant de zéro, les chronogrammes sur un cycle complet sont les suivants :

P a g e 1 | 7

4.

Interrupteur automatique de remise à zéro à l’allumage.

À l'allumage, le condensateur est déchargé et impose une tension de zéro volt à l’entrée de la porte ET. La porte considère cette tension nulle comme un niveau logique 0. Un reset est alors activé sur les bascules. Le condensateur se charge ensuite à travers la résistance jusqu’à la tension Vcc. Une fois que la tension a atteint un certain seuil (par ex : Vcc/2), la porte ET la considère comme un niveau logique 1. Le reset n’est plus imposé par la porte ET qui laisse passer le niveau de sortie de la porte NON-ET sur les entrées reset des bascules. Le compteur fonctionne alors dans son état normal.

5.

Interrupteur manuel de remise à zéro.

Décharger le condensateur permet de se replacer dans le même état qu’à l’allumage, et donc d’effectuer une remise à zéro. Pour décharger le condensateur, un simple bouton poussoir à ses bornes est suffisant. Un appui sur le bouton aura pour effet de court-circuiter le condensateur.

6. Que suffit-il de faire pour remplacer les bascules JK par des bascules D ?

P a g e 2 | 7

La cellule de base d’un compteur asynchrone est un diviseur de fréquence par deux. Il suffit donc de remplacer les bascules JK par des b