Ministère de L’enseigneMent supérieur et de LA Recherche Scientifique
Institut Supérieur des Etudes Technologiques de Nabeul
Département de Génie Electrique
SSuuppppoorrtt ddee ccoouurrss :: SSyyssttèèmmeess LLooggiiqquueess ((22)) LLooggiiqquuee ssééqquueennttiieellllee
Pour les Classes de 1er année GE
(Tronc Commun)
Elaboré par : Ben Amara Mahmoud ................................................................ (Technologue) & Gâaloul Kamel ........................................................................ (Technologue)
Année universitaire: 2015/2016
ISET de Nabeul
Cours de Système logique (2)
TABLE DES MATIERES
Page
Chapitre1 : Logique séquentielle .......................................................................................................... 2
1- Objectifs .................................................................................................................................... 2 2- Introduction ............................................................................................................................... 2 3- Les Bascules asynchrones ......................................................................................................... 3 4- Les Bascules synchrones ........................................................................................................... 8
Chapitre 2 : Les registres .................................................................................................................... 14
1- Objectifs .................................................................................................................................. 14 2- Généralités............................................................................................................................... 14 3- Registre de mémorisation ........................................................................................................ 14 4- Registre à décalage ................................................................................................................. 15 5- Registre mixte ......................................................................................................................... 17
Chapitre 3 : Les Compteurs ................................................................................................................ 19
1- Objectifs .................................................................................................................................. 19 2- Introduction ............................................................................................................................. 19 3- Compteurs et décompteurs asynchrones ................................................................................. 19 4- Compteurs et décompteurs synchrones ................................................................................... 25
Chapitre 4 : Synthèse des compteurs ................................................................................................. 27
1- Objectifs .................................................................................................................................. 27 2- Introduction ............................................................................................................................. 27 3- Exemples ................................................................................................................................. 30
Bibliographie et Webographie ............................................................................................................ 39
BEN AMARA M. & GAALOUL K.
Page 2
A.U. 2015/2016
ISET de Nabeul
Chapitre 1
Cours de Système logique (2)
LOGIQUE SEQUENTIELLE
1. OBJECTIFS
Traiter en détails les systèmes séquentiels. Comprendre les bascules.
2. INTRODUCTION
2.1 Rappel sur les circuits combinatoires
Dans un système combinatoire, les sorties ne dépendent que de l’état des entrées à un instant donné.
Entrées
E1 E2 E3
. . .
En .
Circuit combinatoire
. . .
.
. . .
.
S0 S1 S2
. . .
Sk .
Sorties
2.2 Les circuits séquentiels
La fonction de sortie des systèmes séquentiels dépend en plus des états des entrées (appelées entrées primaires) des états antérieurs des sorties (appelées entrées secondaires). On dit que le circuit séquentiel possède une fonction mémoire.
S0 S1
. . .
Sk .
E1 E2
. . .
En .
Entrées primaires
Entrées secondaires
. . .
.
Circuit combinatoire
. . .
.
Mémoire
Sorties primaires
Sorties secondaires
BEN AMARA M. & GAALOUL K.
Page 3
A.U. 2015/2016
ISET de Nabeul
Cours de Système logique (2)
Les systèmes séquentiels sont classes en 2 catégories :
Circuits séquentiels asynchrones
Dans les circuits séquentiels asynchrones, les sorties changent d’états dès qu’Il y a changements des états des entrées.
Circuits séquentiels synchrones
Dans ce type de circuits les sorties changent d’états après avoir eu une autorisation d’un signal de synchronisation appelé souvent signal « Horloge » noté H ou CLK.
3. LES BASCULES ASYNCHRONES
La bascule est le circuit de mémorisation le plus répandu. Elle a aussi pour rôle d’élaborer un diviseur de fréquence par deux. Elle est un système séquentiel constitue par une ou deux entrées et deux sorties complémentaires.
E1
E2
Bascule
Q
Q
La bascule est le circuit de mémorisation le plus répandu. Elle a aussi pour rôle d’élaborer un diviseur de fréquence par deux. Elle est un système séquentiel constitué par une ou deux entrées et deux sorties complémentaires.
On l’appelle ainsi « bascule bistable » car elle possède deux états stables. On distingue 4 types de bascules : RS, D, JK, et T.
3.1 Bascule RS
Symbole
Explication
S
R
RS
Q
Q
S
R
Une impulsion sur S (set) Mise à 1 de Q (marche) Une impulsion sur R (Reset) Mise à 0de Q (Arrêt)
BEN AMARA M. & GAALOUL K.
Page 4
A.U. 2015/2016
ISET de Nabeul
Cours de Système logique (2)
Table de vérité
Equation des sorties
Entrées
Sorties
R S Qn Qn+1 Qn+1 0 0 0 0 1 1 1 1
0 1 0 1 0 1 0 1
1 0 0 0 1 1 - -
0 1 1 1 0 0 - -
0 0 1 1 0 0 1 1
Mode de fonctionnement Etat précèdent Etat précèdent Enclenchement Maintien à 1 Maintien a 0 Déclenchement Interdit Interdit
Qn+1
RS Qn
0
1
00
01
0
1
1
1
11
10
0
0
Qn+1=RQn+S
A l’aide des portes NAND
A l’aide des portes NOR
Logigramme
S
R
Q
Q
R
S
Q
Q
NB : L’état R=S=1 est un état interdit puisqu’il nous donne le deux sorties complémentaires Q et Q au même état ce qui n’est pas logique.
BEN AMARA M. & GAALOUL K.
Page 5
A.U. 2015/2016
ISET de Nabeul
Cours de Système logique (2)
3.2 Bascule D
Symbole
Explication
D
D
Q
Q
Un appui sur D Mise à 1 de Q Un relâchement de D Mise à 0 de Q
Table de vérité
Equation des sorties
Sorties
Entrées D Qn Qn+1 Qn+1 0 0 1 1
0 0 1 1
1 1 0 0
0 1 0 1
Mode de fonctionnement Maintien à 0 : 0 Déclenchement : Enclenchement : Maintien à 1 : 1
D Qn
0
1
Qn+1
0
0
1
1
1
1
Qn+1=D
A l’aide des portes NAND
A l’aide des portes NOR
Logigramme
D
Q
Q
D
Q
Q
Remarque : En mettant S=D et R=D dans l’équation de la bascule RS on aura Qn+1=DQn+D=D(1+Qn)=D.
BEN AMARA M. & GAALOUL K.
Page 6
A.U. 2015/2016
ISET de Nabeul
Cours de Système logique (2)
Ainsi on obtient une bascule D en rajoutant un inverseur entre S et R.
D
RS
Q
Q
3.3 Bascule JK
Contrairement à la bascule RS, la condition J=K=1, ne donne pas lieu à une condition indéterminée, mais par contre la bascule passe à l’état opposé.
Table de vérité
Equation des sorties
Entrées
Sorties
J K Qn Qn+1 Qn+1 0 0 0 0 1 1 1 1
0 0 1 1 0 0 1 1
0 1 0 0 1 1 1 0
0 1 0 1 0 1 0 1
1 0 1 1 0 0 0 1
Mode de fonctionnement Etat précèdent Etat précèdent Maintien à 0 : 0 Déclenchement : Enclenchement : Maintien à 0 : 1 Enclenchement : Déclenchement :
Qn+1
JK Qn
0
1
00
01
11
10
0
1
0
0
1
0
1
1
Qn+1=JQn+KQn
J
K
JK
Q
Q
J
K
S
R
RS
Q
Q
BEN AMARA M. & GAALOUL K.
Page 7
A.U. 2015/2016
ISET de Nabeul
Cours de Système logique (2)
3.4 Bascule T
La bascule T est obtenue en reliant les entrées J et K d’une bascule JK.
Table de vérité
Equation des sorties
Sorties
Entrées T 0 0 1 1
Qn Qn+1 Qn+1 0 0 1 1 1 0 0 1
1 0 0 1
Mode de fonctionnement
Maintien à 0 : 0 Maintien à 1 : 1 Enclenchement : Déclenchement :
Qn+1
0
0
1
1
1
0
T Qn
0
1
Qn+1=TQn+TQn=TQn
Remarque : En remplaçant J et K par T dans l’équation de la bascule JK on aura Qn+1=TQn+TQn=TQn.
T
T
Q
Q
3.5 Forçage des bascules
T
JK
Q
Q
Certaines bascules sont équipées des entrées particulières :
Entrée de remise à 1 : PRESET (RA1),
Entrée de remise à 0 : RESET (RA0),
RA0
RA0
S
R
Q
Q
S
R
RS
Q
Q
RA1
RA1
On applique le même résonnement pour les bascules D, T et JK.
BEN AMARA M. & GAALOUL K.
Page 8
A.U. 2015/2016
ISET de Nabeul
Cours de Système logique (2)
3.5.1 Table de vérité
Entrées
Sorties
PRESET CLEAR Qn+1 Qn+1
Mode de fonctionnement
0 0 1 1
0 1 0 1
Qn 0 1
Qn 1 0
Mémorisation Forçage à 1 Forçage à 0 Interdit
4. LES BASCULES SYNCHRONES
Une bascule est synchrone quand ses sorties ne changent d’état que si un signal supplémentaire est appliquée sur une entrée, dite entrée d’horloge (notée H ou CLK).
H
t
4.1 Synchronisation sur niveau haut
RA0
RA0
S
H
R
Q
Q
S
H
R
RSH
Q
Q
RA1
RA1
Si H=0 : les sorties S et R sont bloquées à 1 quelques soient R et S, (les entrées sont masquées par rapport aux sorties) la sortie garde l’état précèdent.
Si H=1 : la bascule RS fonctionne normalement les sorties obéissent aux
entrées.
Donc la bascule RS ne fonctionne normalement que si H=1 (Niveau Haut).
Même chose pour les autres bascules.
BEN AMARA M. & GAALOUL K.
Page 9
A.U. 2015/2016
ISET de Nabeul
Cours de Système logique (2)
4.2 Synchronisation sur niveau haut
Dans le niveau bas, c’est l’inverse qui se manifeste :
Si H=1 : Q garde l’état précèdent. Si H=0 : Fonctionnement normal de la bascule.
S
H
R
RA0
RA0
Q
Q
S
H
R
RSH
Q
Q
RA1
RA1
Si H=1 : les sorties S et R sont bloquées à 1 quelques soient R et S, (les entrées sont masquées par rapport aux sorties) la sortie garde l’état précèdent.
Si H=0 : la bascule fonctionne normalement les sorties obéissent aux
entrées.
Donc la bascule RS ne fonctionne normalement que si H=0 (Niveau bas).
La bascule synchrone est identique à celle asynchrone.
Même chose pour les autres bascules.
Remarque :
Ce type de synchronisation (sur niveau) a beaucoup d’inconvénients : la bascule est sensible aux entrées pendant toute la durée de l’état de l’horloge pour niveau haut (ou 0 pour le niveau bas). Si, pendant que H =1 (ou H=0), des parasites apparaissent sur les entrées S et R, ils peuvent entrainer des changements d’état imprévus sur la sortie Q.
Afin de minimiser au maximum la durée de cet état sensible, on s’arrange pour que la bascule reste dans son état mémoire sauf pendant un bref instant, juste au moment où l’entrée passe de 0 à 1 (ou de 1 à 0).
La bascule est dite synchronisée sur front.
BEN AMARA M. & GAALOUL K.
Page 10
A.U. 2015/2016
ISET de Nabeul
Cours de Système logique (2)
4.3 Synchronisation sur front
Une variable logique S peut avoir deux niveaux : le niveau haut (Vrai) ou le niveau logique bas (Faux). Quand elle passe du niveau bas vers le niveau haut, elle définit le front montant. Dans le cas contraire, elle définit le front descendant.
1 S
0
1 S
0
Publicité
t
Front montant
Front descendant
Symbole :
Front montant
Front descendant
1
H
0
H
t
Q
Q
1 H
0
H
t
t
Q
Q
4.4 Principe de fonctionnement d’une bascule JK synchronisée sur front montant
Table de fonctionnement
Symbole
Entrées
Sorties
Mode de fonctionnement
H
J K Qn+1 Qn+1
0
1
x
x
x
0
0
1 1
x
x
x
0
1
0 1
Qn Qn Qn Qn 0
1 Qn
Qn Qn Qn Qn 1
0 Qn
Etat précèdent
Etat précèdent
Etat précèdent
Etat précèdent
Déclenchement :
Enclenchement : changement d’état
J H K
JK
Q
Q
BEN AMARA M. & GAALOUL K.
Page 11
A.U. 2015/2016
ISET de Nabeul
Cours de Système logique (2)
Chronogramme :
H
1
0
J 1
0
K 1
0
Q 1
0
t
t
t
t
4.5 Bascule JK maitre esclave
4.5.1 Synchronisation sur Front montant
Preset
Clear
Qm
Qm
JKm
Jm
H
Km
Je
Ke
JKe
Qe
Qe
Les deux bascules fonctionnent normalement si PRESET=CLEAR=1 et si H=1 la première bascule fonctionne normalement alors que la deuxième est bloquée et quand H=0 la première bascule est bloquée alors que la deuxième fonctionne normalement et le deux bascules ne fonctionnent ensemble qu’au moment de passage de H de 1 à 0 c’est-à-dire au moment du front descendant ().
BEN AMARA M. & GAALOUL K.
Page 12
A.U. 2015/2016
ISET de Nabeul
Cours de Système logique (2)
Donc toute bascule maitre esclave dont la maitre travaille sur le niveau haut et l’esclave travaille sur le niveau bas est une bascule synchronisée sur front descendant.
P
J H K
Q
Q
JK
C
4.5.2 Synchronisation sur Front montant
Preset
Clear
Jm
H
Km
Qm
Qm
JKm
Je
Ke
JKe
Qe
Qe
Les deux bascules fonctionnent normalement si PRESET=CLEAR=1 et si H=0 la première bascule fonctionne normalement alors que la deuxième est bloquée et quand H=1 la première bascule est bloquée alors que la deuxième fonctionne normalement et le deux bascules ne fonctionnent ensemble qu’au moment de passage de H de 0 à 1 c’est-à-dire au moment du front montant ().
Donc toute bascule maitre esclave dont la maitre travaille sur le niveau bas et l’esclave travaille sur le niveau haut est une bascule synchronisée sur front montant.
J H K
P
JK
C
Q
Q
BEN AMARA M. & GAALOUL K.
Page 13
A.U. 2015/2016
ISET de Nabeul
Cours de Système logique (2)
4.5.3 Exercice
Soit le montage suivant :
D
H
P
D
C
Q
Q
Compléter le chronogramme de D et Q. en déduire la fonction ainsi réalisée.
H
1
0
D 1
0
Q 1
0
t
t
t
4.6 Résumé
Synchronisation sur niveau haut
Synchronisation sur niveau Bas
Synchronisation sur front montant
Synchronisation sur front descendant
J H K
P
JK
C
Q
Q
J H K
P
JK
C
Q
Q
J H K
P
JK
C
Q
Q
J H K
P
JK
C
Q
Q
BEN AMARA M. & GAALOUL K.
Page 14
A.U. 2015/2016
ISET de Nabeul
Chapitre 2
Cours de Système logique (2)
LES REGISTRES
1. OBJECTIFS
Etudier les différents types de registre Connaitre le principe de fonctionnement de chaque type.
2. GENERALITES
Un registre est un ensemble de cellules mémoire de base. Les données peuvent être écrites/lues en même temps (parallèle) ou une
après l’autre (série).
Le nombre de bits du registre correspond au nombre de cellules mémoire
(nombre de bascule D ou JK) du registre.
On note que toutes les entrées d’horloge (H) des cellules sont reliées (ligne
d’écriture).
Les registres sont classées par :
Le nombre de bits.
Le mode de fonctionnement (unique ou multiple).
La classification des modes de fonctionnement est la suivante :
Des registres à entrées parallèles et sorties parallèles : PIPO (Parallel IN-
Parallel OUT).
Des registres à entrées parallèles et sorties séries : PISO (Parallel IN-Serial
OUT).
Des registres à entrées séries et sorties parallèles : SIPO (Serial IN- Parallel
OUT).
Des registres à entrées séries et sorties séries : SISO (Serial IN- Serial
OUT).
3. REGISTRE DE MEMORISATION (Registre parallèle)
Un registre de mémorisation (ou registre de données) est un registre dans lequel les différents étages sont indépendants les uns des autres, cependant certains signaux agissent sur l’ensemble des étages ; tel que remise à 0 et remise à 1.
BEN AMARA M. & GAALOUL K.
Page 15
A.U. 2015/2016
ISET de Nabeul
Cours de Système logique (2)
3.1 Registre de mémorisation 4 bits
D0
P
D1
D2
D3
D
Q
Q
D
Q
Q
D
Q
Q
D
Q
Q
C
H
Q0
Q1
Q2
Q3
Dans l’exemple ci-dessous, les 4 bascules sont chargées en parallèle et lues en parallèle en synchrone avec le signal d’écriture H. Ce type de registre est appelé aussi registre PIPO.
3.2 Schéma fonctionnel d’un registre PIPO.
H
Clear
E0 E1 E2
En-1
…
PIPO
…
S0 S1 S2
Sn
4. REGISTRE A DECALAGE (Registre série)
Ce type de registre est principalement utilisé comme mémoire d’information dynamique ; la fonction de décalage consiste de faire glisser l’information de chaque cellule élémentaire dans une autre cellule élémentaire adjacente.
Ce type de registre est appelé aussi registre SISO.
BEN AMARA M. & GAALOUL K.
Page 16
A.U. 2015/2016
ISET de Nabeul
Cours de Système logique (2)
4.1 Schéma fonctionnel
E H Clear
SISO
4.2 Décalage a droite
S
La bascule du rang i doit recopier la sortie de la bascule du rang (i-1) ainsi son entrée doit être connectée à la sortie (i-1).
D0 Q0 D
D1 Q1 D
D2 Q2 D
D3 Q3 D
Q0
Q1
Q2
E
C
H
4.3 Décalage à gauche
Q3
Q3
S
L’entrée de la bascule du rang i doit recopier la sortie de la bascule du rang (i+1).
E
D0 Q0 D
D1 Q1 D
D2 Q2 D
D3 Q3 D
Q0
Q1
Q2
Q3
S
C
H
4.4 Décalage réversible
Il existe des registres à décalage réversibles, c’est à dire des registres ou le décalage s’effectue vers la droite et vers la gauche en fonction du niveau logique applique à l’entrée S : « sens de décalage ».
BEN AMARA M. & GAALOUL K.
Page 17
A.U. 2015/2016
ISET de Nabeul
Q0
Cours de Système logique (2)
I0
Q3
Q3
Mux
D0 Q0 D
Mux
D1 Q1 D
Mux
D2 Q2 D
Mux
D3 Q3 D
Q0
Q1
Q2
C
H
S
En fonction de la valeur de l’entrée S, on a l’opération suivante :
S
0
1
Opération
Décalage à gauche
Décalage à droite
5. REGISTRE MIXTE
On peut trouver des registres mixtes, donc on peut écrire en parallèle et lire en série (PISO), ou vice versa (PISO), ou qui offrent les deux possibilités « au choix ».
5.1 Registre PISO
E0 E1 E2
En-1
…
H
Clear
PISO
5.1.1 Logigramme en utilisant des bascules D
I0
I1
I2
S
I3
D0 Q0 D
D1 Q1 D
D2 Q2 D
D3 Q3 D
Q0
Q1
Q2
C
H
Q3
Q3
S
BEN AMARA M. & GAALOUL K.
Page 18
A.U. 2015/2016
ISET de Nabeul
Cours de Système logique (2)
5.2 Registre SIPO
E H Clear
SIPO
…
S0 S1 S2
Sn-1
Logigramme en utilisant des bascules D
D0 Q0 D
Q0
D1 Q1 D
Publicité
Q1
D2 Q2 D
Q2
D3 Q3 D
Q3
E=D0
C
H
Q0
Q1
Q2
Q3
5.3 Exemple d’application
Deux types de registres (PISO et SIPO) sont utilisés dans les liaisons séries ; ils forment la base des modems. Par exemple, si on veut transmettre une information entre deux ordinateurs distants de quelques dizaines de mètres. Transmettre l’information en parallèle nécessite beaucoup de fils et très couteux. La solution est alors d’utiliser un registre PISO pour envoyer les bits sur une seule ligne. Au bout de laquelle, un registre SIPO reçoit ces bits et reconstitue des octets qui sont transmis à l’ordinateur de destination.
BEN AMARA M. & GAALOUL K.
Page 19
A.U. 2015/2016
ISET de Nabeul
Chapitre 3
Cours de Système logique (2)
LES COMPTEURS
1. OBJECTIFS
Etudier les différents types de compteurs. Comprendre le principe de fonctionnement de chaque type. Maitriser les étapes de synthèse d’un compteur.
2. INTRODUCTION
Dans des nombreuses applications on est amené à faire de comptage : comptage d’impulsions dans un temps donné pour la mesure de fréquence par exemple. Dans un cas il est nécessaire de compter dans d’autre il faut décompter à partir de zéro ou d’un autre nombre donné. Un compteur, au sens large de terme, sera susceptible de fonctionner en compteur proprement dit (up counter) ou encore en décompteur (down counter) et dans lequel on pourra introduire un nombre de départ quelconque c’est-à-dire que l’on peut initialiser ou charger (load). On peut classer les compteurs selon leur principe comme suit :
Compteurs-décompteurs asynchrones.
Compteurs-décompteurs synchrones.
L’élément de base des compteurs est une bascule à entrée d’horloge (bascule synchrone), soit de type D, T ou JK.
3. COMPTEURS ET DECOMPTEURS ASYNCHRONES :
Le terme asynchrone signifie que les évènements ne possèdent aucune relation temporelle entre eux. Les bascules formant un compteur asynchrone ne changent pas d’état en même temps, car elles ne sont pas reliées au même signal d’horloge, le déclanchement périodique uniquement sur la première bascule du compteur. Le déclanchement des bascules suivantes se fait de proche en proche de sorte que la sortie Qn ou Qn sera appliquée à l’horloge Hn+1 selon que l’on travaille sur front montant ou front descendant et selon que l’on veut obtenir un compteur ou décompteur.
Ce type de compteur étant généralement d’une réalisation simple et présente l’inconvénient de générer des aléas de fonctionnement (retard de propagation).
BEN AMARA M. & GAALOUL K.
Page 20
A.U. 2015/2016
ISET de Nabeul
Cours de Système logique (2)
3.1 Les compteurs asynchrones
20
21
1
1
J0
Q0
H0
K0
Q0
1
1
J1
Q1
H1
K1
Q1
1
1
J2
Q2
H2
K2
Q2
23
22
1
1
J3
Q3
H3
K3
Q3
H
Q0 1
0
Q1 1
0
Q2 1
0
Q3 1
0
t
t
t
t
0000 0
0001 1
0010 2
0011 3
0100 4
0101 5
0110 6
0111 7
1000 8
1001 9
1010 10
1011 11
1100 12
On obtient donc un Compteur asynchrone modulo 16.
On peut réaliser le même compteur en utilisant des bascules synchronisées sur front montant dont l’horloge Hi sera reliée à la sortie Qi-1.
BEN AMARA M. & GAALOUL K.
Page 21
A.U. 2015/2016
ISET de Nabeul
Cours de Système logique (2)
3.2 Les décompteurs asynchrones
20
21
1
1
J0
Q0
H0
K0
Q0
1
1
J1
Q1
H1
K1
Q1
1
1
J2
Q2
H2
K2
Q2
23
22
1
1
J3
Q3
H3
K3
Q3
H
Q0
1 0
Q1
1
0
Q2
1
0
Q3 1
0
t
t
t
t
0000 0
1111 15
1110 14
1101 13
1100 12
1011 11
1010 10
1001 9
1000 8
0111 7
0110 6
0101 5
0100 4
On obtient donc un Décompteur asynchrone modulo 16.
On peut réaliser le même compteur en utilisant des bascules synchronisées sur front montant dont l’horloge Hi sera reliée à la sortie Qi-1.
BEN AMARA M. & GAALOUL K.
Page 22
A.U. 2015/2016
ISET de Nabeul
Cours de Système logique (2)
3.3 Séquence tronquée :
Le modulo est le nombre d’état distincts occupés par un compteur avant son recyclage à l’état initial. Le nombre maximal d’états possibles, ou modulo maximal, d’un compteur est égal à 2n, ou n représente le nombre des bascules dans le compteur.
On peut construire des compteurs pour obtenir une séquence dont le nombre d’états est inférieur au 2n. La séquence est alors appelée une séquence tronquée.
Pour obtenir une séquence tronquée, il faut forcer le recyclage du compteur avant que ce dernier n’ait occupe tous les états. On doit disposer des bascules munies des entrées de prédisposition remise à 0 RA0 (connu aussi RESET).
Exemple d’un compteur modulo 10 (compteur à décade)
23
20
1
1
J1
Q1
H1
K1
Q1
C
21
1
1
J2
Q2
H2
K2
Q2
C
22
1
1
J3
Q3
H3
K3
Q3
C
1
1
J0
Q0
H0
K0
Q0
C
3.4 Utilisation d’autres bascules :
On peut utiliser d’autres types de bascules pour réaliser les compteurs/décompteurs asynchrones :
3.4.1 Bascule T :
1
T
Q
H
Q
C
BEN AMARA M. & GAALOUL K.
Page 23
A.U. 2015/2016
ISET de Nabeul
Cours de Système logique (2)
Ce type des bascules changent d’états à chaque impulsion d’horloge, si l’entrée T=1 donc on peut construire des compteurs/décompteurs asynchrones à base des bascules T en utilisant le montage ci-dessous.
20
21
Qn+1
0
0
1
1
1
0
T Qn
0
1
22
23
1
T0
Q0
1
T1
Q1
1
T2
Q2
1
T3
Q3
H0
Q0
C
H1
Q1
H2
Q2
H3
Q3
C
C
C
3.4.2 Bascule D :
1
D
Q
Q
H
C
Ce type des bascules changent d’états à chaque impulsion d’horloge. L’enclenchement est réalisé si D=1 et le déclenchement est réalisé si l’entrée D=0 donc si on relie D à Q, on obtient un changement impulsion d’horloge. On peut d’état à chaque construire des compteurs/décompteurs asynchrones à base des bascules D en utilisant le montage ci-dessous :
D Qn
0
1
Qn+1
0
0
0
1
1
1
BEN AMARA M. & GAALOUL K.
Page 24
A.U. 2015/2016
ISET de Nabeul
Cours de Système logique (2)
20
21
22
23
1
D0
Q0
1
D1
Q1
1
D2
Q2
1
D3
Q3
H0
Q0
C
H1
Q1
H2
Q2
H3
Q3
C
C
C
3.5 Compteur intégré 7493 :
Le circuit intégré 74LS93 est un exemple de compteur asynchrone. Il est constitué d’une bascule et d’un compteur asynchrone 3 bits. Il comporte des entrées de remise à zéro branchées à une porte NAND, désignées R0(1) et R0(2). Quand ces deux entrées sont au niveau HAUT, le compteur est initialisé à 0000.
3.5.1 Diagramme logique :
Clock A
(1)
(12)
Q0
(9)
Q1
(8)
Q2
(11)
Q3
J0
Q0
H0
K0
Q0
J1
Q1
H1
K1
Q1
J2
Q2
H2
K2
Q2
J3
Q3
H3
K3
Q3
RAZ
RAZ
RAZ
RAZ
Clock B
(14)
R0(1)
(2) (3) R0(2)
3.5.2 Exemples d’utilisation du compteur 74LS93 :
Clock A
Clock B
R0(1)
R0(2)
74LS93 Compteur modulo 16
Clock A
Clock B
R0(1)
R0(2)
74LS93 Compteur à décade
Q0 Q1 Q2 Q3
Publicité
Q0 Q1 Q2 Q3
BEN AMARA M. & GAALOUL K.
Page 25
A.U. 2015/2016
ISET de Nabeul
Cours de Système logique (2)
3.6 Retard de propagation :
Les compteurs asynchrones sont souvent appelés compteurs à propagation parce que l’effet de l’impulsion d’horloge n’est d’abord ressenti que par la première bascule. Cet effet ne peut atteindre la bascule suivante immédiatement à cause du retard de propagation de la première bascule. Cet effet est cumulatif de telle sorte qu’une impulsion du signal d’horloge se propage à travers le compteur durant un certain temps avant d’atteindre la dernière bascule, à cause de retard de propagation.
Le retard de propagation associé aux compteurs asynchrones s est un des désavantages majeur pour ce type des compteurs car il limite la fréquence d’utilisation. Le retard de propagation pour une bascule est de l’ordre de 5 ns c’est pour cela qu’il faut utiliser des fréquences inferieures à 200 MHz.
4. COMPTEURS ET DECOMPTEURS SYNCHRONES :
Le terme synchrone fait référence à des évènements qui possèdent une relation temporelle fixe l’un par rapport à l’autre. En termes de fonctionnement d’un compteur, le mot synchrone désigne que toutes les bascules du compteur sont synchronisées sur le même signal d’horloge. Le problème de retard de propagation est ainsi résolu.
Les bascules sont associées entre elles, de telle manière pour la bascule du rang i on applique toutes les sorties des bascules qui la précède aux entrées J et K.
4.1 Les compteurs synchrones
20
21
22
23
1
1
J0
Q0
H0
K0
Q0
J1
Q1
H1
K1
Q1
J2
Q2
H2
K2
Q2
J3
Q3
H3
K3
Q3
BEN AMARA M. & GAALOUL K.
Page 26
A.U. 2015/2016
ISET de Nabeul
Cours de Système logique (2)
H
Q0 1
0
Q1 1
0
Q2 1
0
Q3 1
0
t
t
t
t
0000 0
0001 1
0010 2
0011 3
0100 4
0101 5
0110 6
0111 7
1000 8
1001 9
1010 10
1011 11
1100 12
On obtient donc un Compteur synchrone modulo 16.
On peut réaliser le même compteur en utilisant des bascules synchronisées sur front montant et les sorties Qi à la place de Qi.
4.2 Les décompteurs synchrones
20
21
22
23
1
1
J0
Q0
H0
K0
Q0
J1
Q1
H1
K1
Q1
J2
Q2
H2
K2
Q2
J3
Q3
H3
K3
Q3
BEN AMARA M. & GAALOUL K.
Page 27
A.U. 2015/2016
ISET de Nabeul
Cours de Système logique (2)
H
Q0
1 0
Q1
1
0
Q2
1
0
Q3 1
0
t
t
t
t
0000 0
1111 15
1110 14
1101 13
1100 12
1011 11
1010 10
1001 9
1000 8
0111 7
0110 6
0101 5
0100 4
On obtient donc un Décompteur synchrone modulo 16.
On peut synchronisées sur front montant et les sorties Qi à la place de Qi.
réaliser le même décompteur en utilisant des bascules
BEN AMARA M. & GAALOUL K.
Page 28
A.U. 2015/2016
ISET de Nabeul
Chapitre 4
Cours de Système logique (2)
SYNTHESE DES COMPTEURS SYNCHRONES
1. OBJECTIFS.
Comprendre la synthèse des compteurs synchrones. Comprendre la synthèse des décompteurs synchrones.
2. INTRODUCTION
A chaque impulsion d’horloge, cette dernière subit une transition. Il existe quatre transitions possibles qui peuvent être respectées par une table de transitions ou par un graphe des états.
Transition
0 1 2 3
Sorties
Qn 0 0 1 1
Qn+1 0 1 0 1
Description
Notation
Maintien à 0 Enclenchement Déclenchement Maintien à 1
0 1
Table des transitions
0
0
1
1
Graphe des états
Le tableau ci-dessous donne une récapitulation des transitions pour les différentes bascules :
Transition Notation
0 1 2 3
0 1
Bascule JK Bascule RS Bascule D Bascule T
J
0 1
K
1 0
S
0 1 0
R 0 1 0
D
0 1 0 1
T
0 1 1 0
D’après le tableau ci-dessus on peut conclure que si on veut utiliser :
BEN AMARA M. & GAALOUL K.
Page 29
A.U. 2015/2016
ISET de Nabeul
Cours de Système logique (2)
Des bascules JK
On
regroupe obligatoirement
() et facultativement les déclanchements () et les maintiens à 1 (1) pour les équations des J.
les enclenchements
On
regroupe obligatoirement
() et facultativement les enclenchements () et les maintiens à 0 (0) pour les équations des K.
les déclenchements
Des bascules RS
On
regroupe obligatoirement
les enclenchements
() et
facultativement les maintiens à 1 (1) pour les équations des S.
On
regroupe obligatoirement
les déclenchements
() et
facultativement les maintiens à 0 (0) pour les équations des R.
Des bascules D
On regroupe obligatoirement
les enclenchements () et
les
maintiens à1 (1) pour les équations des D.
Des bascules T
On regroupe obligatoirement
les enclenchements () et
les
déclanchements () pour les équations des T.
3. EXEMPLES
3.1 Exemple 1 : compteur modulo 12
On veut réaliser un compteur modulo 12 en utilisant des bascules JK, RS et T
Solution
Pour concevoir ce compteur, il faut déterminer le nombre des bascules puis les équations pour chaque entrée.
Avec 3 bascules on peut réaliser 23=8 combinaisons et avec 4 bascules on peut réaliser 24=16 combinaisons et un compteur modulo 12 nécessite donc 4 bascules puisque le nombre 2n qui est le premier plus grand ou égal à 12 est 16.
BEN AMARA M. & GAALOUL K.
Page 30
A.U. 2015/2016
ISET de Nabeul
Cours de Système logique (2)
Table de vérité
Transition
0 1 2 3 4 5 6 7 8 9 10 11 12
Etat précèdent
Etat suivant
Q3 0 0 0 0 0 0 0 0 1 1 1 1 0
Q2 0 0 0 0 1 1 1 1 0 0 0 0 0
Q1 0 0 1 1 0 0 1 1 0 0 1 1 0
Q0 0 1 0 1 0 1 0 1 0 1 0 1 0
Q3 0 0 0 0 0 0 0 1 1 1 1 0 0
Q2 0 0 0 1 1 1 1 0 0 0 0 0 0
Q1 0 1 1 0 0 1 1 0 0 1 1 0 0
Q0 1 0 1 0 1 0 1 0 1 0 1 0 1
On peut la présenter aussi par le tableau de KARNAUGH ci-dessous :
Séquences
Q3Q2 Q1Q0
Q3Q200 Q3Q201 Q3Q211 Q3Q210 1001
Q1Q000 0001 0101
Q1Q001 0010 0110
Q1Q0 11 0100 1000
Q1Q010 0011 0111
1010
0000
1011
Q3Q2 Q1Q0
Q1Q000
Q1Q001
Q1Q0 11
Q1Q010
Bascule Q0
Q3Q200 Q3Q201 Q3Q211 Q3Q210
Bascule JK
J0=K0=1
Bascule RS
R0=Q0; S0=Q0
Bascule T
T0=1
BEN AMARA M. & GAALOUL K.
Page 31
A.U. 2015/2016
ISET de Nabeul
Cours de Système logique (2)
Q3Q2 Q1Q0
Q1Q000
Q1Q001
Q1Q0 11
Q1Q010
Q3Q2 Q1Q0
Q1Q000
Q1Q001
Q1Q0 11
Q1Q010
Q3Q2 Q1Q0
Q1Q000
Q1Q001
Q1Q0 11
Q1Q010
Bascule Q1
Q3Q200 Q3Q201 Q3Q211 Q3Q210
0
1
0
1
0
1
Bascule Q2
Q3Q200 Q3Q201 Q3Q211 Q3Q210
0
0
0
1
1
1
0
0
0
0
Bascule JK : J1=K1=Q0
Bascule RS : R1=Q1Q0 ; S1=Q1Q0
Bascule T : T1=Q0
Bascule JK : J2= Q3Q1Q0 ; K2=Q1Q0
Bascule RS : R2=Q3Q2Q1Q0 ;
S2=Q1Q0
Bascule T : T2= Q3Q1Q0
Bascule Q3
Q3Q200 Q3Q201 Q3Q211 Q3Q210
Bascule JK : J3= Q2Q1Q0
0
0
0
0
0
0
0
1
1
1
K3=Q1Q0
Bascule RS : R3=Q2Q1Q0 S3=Q3Q1Q0
Bascule T : T3= Q1Q0(Q3+Q2)
BEN AMARA M. & GAALOUL K.
Page 32
A.U. 2015/2016
ISET de Na