CHAPITRE III - LES MEMOIRES

Page 1 sur 7Lecteur de document UniversityLib

CHAPITRE III - LES MEMOIRES

Computer Architecture · course

CHAPITRE III

LES MEMOIRES

Mémoires ROM et RAM

On distingue deux types de mémoires :

les mémoires vives (RAM : Random Access Memory) ou mémoires

volatiles : Elles

perdent leur contenu en cas de coupure d’alimentation. Elles sont utilisées

pour stocker temporairement des données et des programmes. Elles peuvent

être lues et écrites par le microprocesseur.

les mémoires mortes (ROM : Read Only Memory) ou mémoires non

volatiles : Elles conservent leur contenu en cas de coupure d’alimentation.

Elles ne peuvent être que lues par le microprocesseur (pas de possibilité

d’écriture). On les utilise pour stocker des données et des programmes de

manière définitive.

Les mémoires sont caractérisées par leur capacité : nombre total de cases

mémoire contenues dans un même boîtier.

Cours Architecture & µprocesseur

1

Schéma fonctionnel d’une mémoire

Le nombre de lignes d’adresses dépend de la capacité de la mémoire : n

lignes d’adresses permettent d’adresser 2n cases mémoire.

8 bits d’adresses permettent d’adresser 256 octets, 16 bits d’adresses

permettent d’adresser 65536 octets (= 64 Ko), ...

Exemple : mémoire RAM 6264, capacité = 8K×8 bits : 13 broches d’adresses

A0 à A12,

213 = 8192 = 8 Ko.

Cours Architecture & µprocesseur

2

Interfaçage microprocesseur/mémoire

Cours Architecture & µprocesseur

3

Publicité

Chronogrammes de lecture/écriture en

mémoire

Une caractéristique importante des mémoires est leur temps d’accès : c’est le temps

qui s’écoule entre l’instant où l’adresse de la case mémoire est présentée sur le bus

d’adresses et celui où la mémoire place la donnée demandée sur le bus de données. Ce

temps varie entre 50 ns et 300 ns.

Chronogramme de

lecture en mémoire

Cours Architecture & µprocesseur

4

Chronogramme d’écriture en mémoire

Cours Architecture & µprocesseur

5

Connexion de plusieurs boîtiers mémoire

sur le

bus d’un microprocesseur

Les boîtiers mémoire possèdent une broche notée CS : Chip Select.

Lorsque cette broche est active, le circuit peut être lu ou écrit.

Lorsqu’elle est inactive, le circuit est exclu du service. Ses broches de

données D0 à D7 passent à l’état de haute impédance : tout se passe comme

si la mémoire était déconnectée du bus de données du microprocesseur, d’où

la possibilité de connecter plusieurs boîtiers mémoire sur un même bus.

Un seul signal CS doit être actif à un instant donné pour éviter les conflits

entre les différents boîtiers.

Exemple : connexion de trois boitiers mémoire d’une capacité de 8 Ko chacun

(13 lignes

d’adresses) sur un bus d’adresse de 16 bits :

Cours Architecture & µprocesseur

6

Cours Architecture & µprocesseur

7

Publicité

Dans un même boîtier, une case mémoire est désignée par les bits d’adresses A0 à A12

:

Pour atteindre la mémoire N°1, il faut mettre à 1 le bit A13 et à 0 les bits A14 et A15.

La plage d’adresses occupée par cette mémoire est donc :

De même, pour la mémoire N°2, on doit avoir A13 = 0, A14 = 1 et A15 = 0 d’où la

plaged’adresses occupée cette mémoire :

Pour la mémoire N°3, on doit avoir A13 = 0, A14 = 0 et A15 = 1 d’où la plage

d’adressesoccupée cette mémoire :

Cours Architecture & µprocesseur

8

On en déduit la cartographie ou mapping de la mémoire visible par le

microprocesseur :

Cours Architecture & µprocesseur

9

Décodage d’adresses

Les trois bits A13, A14 et A15 fournissent en fait 8 combinaisons, d’où la possibilité de

connecter jusqu’à 8 boîtiers mémoire de 8 Ko sur le bus.

La mémoire totale implantée devient donc de 8 × 8 Ko = 64 Ko : valeur maximale

possible avec 16 bits d’adresses.

Pour cela, il faut utiliser un circuit de décodage d’adresses : un décodeur 3 vers 8.

Cours Architecture & µprocesseur

10

Table de vérité du décodeur d’adresses :

Le mapping de la mémoire :

Cours Architecture & µprocesseur

11

Classification des mémoires

Mémoires vives

Ø SRAM : Static Random Access Memory. Mémoire statique à accès aléatoire, à base de

bascules à semi-conducteurs à deux états (bascules RS).

Avantage : très rapide, simple d’utilisation.

Publicité

Inconvénient : compliqué à réaliser.

Ø DRAM : Dynamic RAM.

Avantage : intégration élevée, faible cout.

Inconvénient : nécessite un rafraîchissement périodique à cause du courant de fuite

des condensateurs.

Application : réalisation de la mémoire vive des ordinateurs.

Cours Architecture & µprocesseur

12

Mémoires mortes

Ø ROM : Read Only Memory. Mémoire à lecture seule. Son contenu est programmé une

fois pour toutes par le constructeur.

Avantage : faible cout.

Inconvénient : nécessite une production en très grande quantité.

Ø PROM: Programmable Read Only Memory. ROM programmable une seule fois par

l’utilisateur en faisant sauter des fusibles. Nécessite un programmateur spécialisé :

application d’une tension de programmation (21 ou 25 V) pendant 20 ms.

Ø EPROM : Erasable PROM. ROM programmable électriquement avec un programmateur

et effaçable par exposition à un rayonnement ultraviolet pendant 30 minutes.

Avantage : reprogrammable par l’utilisateur.

Ø EEPROM

: Electrically Erasable PROM. ROM programmable et effaçable

électriquement. Les EEPROM contiennent des données qui peuvent être modifiées de

temps en temps.

Avantage : programmation sans extraction de la carte et sans programmateur.

Inconvénient : cout élevé.

Cours Architecture & µprocesseur

13