TP1: Simulation et logique combinatoire

Ce TP propose une introduction à la simulation de circuits logiques combinatoires à l'aide du logiciel ISIS version 7.8. Il permet de découvrir la simulation d'opérateurs logiques, la vérification d'équations et de tables de vérité, ainsi que l'utilisation d'un analyseur logique. Pour réaliser ce TP, il est nécessaire d'avoir accès au logiciel ISIS 7.8 et à un ordinateur avec un environnement Windows.

Objectifs

• Découvrir un logiciel de simulation de circuits numériques.
• Simuler des opérateurs logiques de base.
• Vérifier des équations logiques et des tables de vérité.
• Utiliser un analyseur logique pour observer les signaux.
• Concevoir un décodeur pour un afficheur 7 segments à partir d’une valeur binaire.

Prérequis et installation

• Logiciel ISIS version 7.8 installé sur un poste Windows.
• Connaissances de base en logique combinatoire (portes ET, OU, NON).
• Accès à un disque réseau (Z:) pour créer les dossiers M1103 et TP1.
• Familiarité avec l’utilisation de l’explorateur Windows (touche Windows + E).

Première étape : Environnement logiciel

Commencez par créer un dossier M1103 sur votre disque réseau Z:, puis un sous-dossier TP1 à l'intérieur. Lancez le logiciel ISIS 7.8 via l’icône sur le bureau. Ce logiciel permet de simuler des circuits numériques en plaçant et connectant des composants sur un plan de travail.

Dans ISIS, sélectionnez le mode "composant" dans la barre d’outils à gauche. Cliquez sur "P" pour ouvrir la fenêtre de sélection des composants. Choisissez la bibliothèque "TTL 74 series" pour accéder aux portes logiques et autres composants numériques.

Pour connecter les composants, positionnez la souris sur une broche : l’outil "connexion" s’active automatiquement, ce qui vous permet de tracer les fils entre broches.

Pour fixer un niveau logique sur une entrée, utilisez le composant "LOGIC STATE" dans la bibliothèque "Debugging Tools". Pour visualiser un niveau logique, placez un "LOGIC PROBE". Une fois le schéma terminé, lancez la simulation avec le bouton "Jouer" en bas de l’écran.

Vérifiez que le résultat obtenu correspond à ce qui est attendu pour le schéma saisi.

Deuxième étape : Montages à partir d’opérateurs seuls

Utilisez le simulateur pour retrouver la table de vérité et l’équation de chaque opérateur logique de base (portes ET, OU, NON). Cela permet de vérifier expérimentalement le fonctionnement de ces opérateurs.

Pour chaque opérateur, saisissez le schéma correspondant, lancez la simulation, et complétez la table de vérité observée.

Troisième étape : Montages à partir de plusieurs opérateurs logiques

Simulez des circuits combinant plusieurs opérateurs logiques. Utilisez le simulateur pour compléter les tables de vérité des logigrammes proposés.

Cette étape permet de comprendre comment combiner plusieurs portes pour réaliser des fonctions logiques plus complexes.

Quatrième étape : Chronogrammes

Recopiez et complétez les chronogrammes fournis en fonction des signaux simulés. Pour cela :

1. Saisissez le schéma donné, incluant les composants CLOCK (dans la bibliothèque Simulator Primitives) et l’analyseur logique (accessible via le mode "instruments virtuels").
2. Réglez les fréquences des horloges : 1 kHz pour l’entrée A, 500 Hz pour l’entrée B. Double-cliquez sur chaque CLOCK pour modifier la fréquence (paramètre "clock frequency").
3. Déterminez l’équation algébrique de la sortie à partir du schéma.

Cette étape permet d’observer l’évolution temporelle des signaux et de vérifier la cohérence entre chronogrammes et équations.

Cinquième étape : Réalisation d’un décodeur 7 segments

L’objectif est de réaliser un décodeur affichant une lettre sur un afficheur 7 segments à partir d’une valeur binaire sur 2 bits (N = n1 n0). Le décodeur doit afficher :

• La lettre « A » lorsque N=0
• La lettre « b » lorsque N=1
• La lettre « C » lorsque N=2
• La lettre « d » lorsque N=3

Les entrées sont les bits n1 et n0 codés en binaire naturel. Les sorties sont les variables binaires a à g commandant les segments correspondants de l’afficheur 7 segments (type « 7SEG-COM-CATHODE »). Un état logique 1 allume le segment concerné.

Le repérage des segments est donné dans le schéma fourni (non reproduit ici).

1. Complétez la table de vérité suivante :

N	n1	n0	a	b	c	d	e	f	g
0	0	0	1	0	1	1	0	1	0
1	0	1
2	1	0
3	1	1

2. Établissez les équations logiques des variables de sortie à partir de la table de vérité complétée.
3. Concevez le logigramme complet du décodeur à l’aide de portes ET, OU, NON de la famille 74LS selon la norme IEC.
4. Fixez les entrées n1 et n0 avec deux composants « LOGIC STATE ».
5. Utilisez un afficheur 7 segments de type « 7SEG-COM-CATHODE » pour la sortie.
6. Procédez à la validation par simulation.
7. Appelez le professeur pour validation une fois le projet terminé.

Résultats attendus

• Les tables de vérité des opérateurs logiques de base doivent correspondre aux définitions classiques (porte ET, OU, NON).
• Les chronogrammes doivent montrer des signaux synchronisés aux fréquences réglées (1 kHz et 500 Hz) et permettre de déduire la table de vérité correcte.
• Le décodeur 7 segments doit allumer les segments correspondant aux lettres A, b, C, d selon la valeur binaire d’entrée.
• La simulation doit valider les équations logiques et le fonctionnement du circuit complet.

Pièges courants

• Ne pas sélectionner la bonne bibliothèque de composants (TTL 74 series pour les portes, Debugging Tools pour LOGIC STATE et LOGIC PROBE).
• Oublier de connecter correctement les broches des composants, ce qui empêche la simulation de fonctionner.
• Ne pas régler les fréquences des horloges CLOCK, ce qui fausse les chronogrammes.
• Confondre les segments de l’afficheur 7 segments, ce qui conduit à des affichages incorrects.
• Ne pas lancer la simulation avec le bouton "Jouer", ou modifier le schéma après simulation sans relancer.
• Ne pas fixer les entrées n1 et n0 avec des composants LOGIC STATE, ce qui empêche de tester toutes les combinaisons.