LES MEMOIRES

Ce document présente les notions fondamentales sur les mémoires utilisées en architecture des microprocesseurs. Il s’adresse aux étudiants en informatique et électronique souhaitant comprendre les types de mémoires, leur organisation, leur fonctionnement et leur interfaçage avec un microprocesseur.

Types de mémoires : ROM et RAM

Les mémoires d'un système informatique se divisent en deux catégories principales selon leur volatilité et leurs opérations autorisées :

• Mémoires vives (RAM - Random Access Memory) ou mémoires volatiles : elles perdent leur contenu en cas de coupure d’alimentation. Elles sont utilisées pour stocker temporairement des données et des programmes. Le microprocesseur peut lire et écrire dans ces mémoires.
• Mémoires mortes (ROM - Read Only Memory) ou mémoires non volatiles : elles conservent leur contenu même sans alimentation. Elles ne peuvent être que lues par le microprocesseur, sans possibilité d’écriture. Elles servent à stocker des données et programmes de façon définitive.

La capacité d’une mémoire représente le nombre total de cases mémoire contenues dans son boîtier.

Schéma fonctionnel d’une mémoire

Le nombre de lignes d’adresses détermine la capacité maximale d'adressage de la mémoire, suivant une relation exponentielle : n lignes d’adresses permettent d’adresser 2ⁿ cases mémoire.

• 8 bits d’adresses permettent d’adresser 256 octets.
• 16 bits d’adresses permettent d’adresser 65536 octets (64 Ko).

Exemple : une mémoire RAM 6264 a une capacité de 8K × 8 bits, soit 8192 cases (2¹³). Elle possède donc 13 broches d’adresses, notées de A0 à A12.

Interfaçage microprocesseur/mémoire

Le microprocesseur communique avec la mémoire via un bus d’adresses et un bus de données. Le bus d’adresses sélectionne la case mémoire à lire ou écrire, tandis que le bus de données transporte les données entre le microprocesseur et la mémoire.

Chronogrammes de lecture et d’écriture en mémoire

Le temps d’accès est la caractéristique temporelle clé déterminant la rapidité des échanges entre la mémoire et le processeur. Il correspond au délai entre la présentation de l’adresse sur le bus d’adresses et la disponibilité de la donnée sur le bus de données. Ce temps varie généralement entre 50 ns et 300 ns.

Chronogramme de lecture : après la mise en place de l’adresse, la mémoire place la donnée sur le bus de données au bout du temps d’accès.

Chronogramme d’écriture : la donnée est placée sur le bus de données par le microprocesseur, puis écrite dans la mémoire à l’instant défini par le signal de contrôle.

Connexion de plusieurs boîtiers mémoire sur un bus

Le partage d'un même bus d'adresses et de données par plusieurs boîtiers mémoire nécessite la gestion du signal Chip Select. Chaque boîtier possède une broche CS (Chip Select) qui active ou désactive le circuit :

• Lorsque CS est actif, le boîtier peut être lu ou écrit.
• Lorsque CS est inactif, le boîtier est exclu du bus et ses broches de données passent en haute impédance, évitant ainsi les conflits.

Un seul signal CS doit être actif à un instant donné pour éviter les conflits entre boîtiers.

Exemple de connexion de trois boîtiers mémoire de 8 Ko chacun sur un bus d’adresse de 16 bits

Pour connecter trois mémoires de 8 Ko sur un bus de 16 bits, les lignes de poids faible sélectionnent les cases internes tandis que les lignes de poids fort sélectionnent le boîtier. Chaque boîtier a 13 lignes d’adresses (A0 à A12) pour adresser 8 Ko. Les bits d’adresses supérieurs A13, A14 et A15 servent à sélectionner le boîtier actif :

• Mémoire N°1 : A13 = 1, A14 = 0, A15 = 0
• Mémoire N°2 : A13 = 0, A14 = 1, A15 = 0
• Mémoire N°3 : A13 = 0, A14 = 0, A15 = 1

Chaque combinaison correspond à une plage d’adresses spécifique attribuée à chaque mémoire.

Cartographie (mapping) de la mémoire

La cartographie mémoire définit la repartition spatiale des plages d'adresses allouées à chaque composant dans l'espace adressable du processeur. Le microprocesseur voit la mémoire comme un espace continu découpé en plages d’adresses attribuées à chaque boîtier. Le décodage des bits d’adresses supérieurs permet de sélectionner le boîtier mémoire correspondant.

Décodage d’adresses

Le décodage d'adresses permet de maximiser l'utilisation de l'espace d'adressage du microprocesseur grâce à des décodeurs logiques. Les trois bits d’adresses A13, A14 et A15 permettent 8 combinaisons différentes (2³ = 8), donc la connexion possible de 8 boîtiers mémoire de 8 Ko chacun sur un bus d’adresses de 16 bits.

La capacité totale devient alors 8 × 8 Ko = 64 Ko, ce qui est la capacité maximale adressable avec 16 bits.

Pour gérer cette sélection, on utilise un circuit décodeur 3 vers 8, qui active la broche CS du boîtier mémoire correspondant à la combinaison des bits d’adresses.

Table de vérité du décodeur d’adresses

A15	A14	A13	CS activé
0	0	0	CS0
0	0	1	CS1
0	1	0	CS2
0	1	1	CS3
1	0	0	CS4
1	0	1	CS5
1	1	0	CS6
1	1	1	CS7

Classification des mémoires

Mémoires vives (RAM)

Les mémoires RAM se subdivisent en deux grandes technologies :

• SRAM (Static RAM) : mémoire statique à base de bascules RS. Avantage : très rapide et simple d’utilisation. Inconvénient : réalisation complexe.
• DRAM (Dynamic RAM) : mémoire dynamique. Avantage : forte intégration et faible coût. Inconvénient : nécessite un rafraîchissement périodique à cause du courant de fuite des condensateurs. Utilisée comme mémoire vive principale des ordinateurs.

Mémoires mortes (ROM)

Les mémoires ROM se déclinent sous différentes formes selon leurs modalités de programmation et d'effacement :

• ROM (Read Only Memory) : mémoire à lecture seule, programmée une fois par le constructeur. Avantage : faible coût. Inconvénient : nécessite une production en grande quantité.
• PROM (Programmable ROM) : ROM programmable une seule fois par l’utilisateur en faisant sauter des fusibles. Nécessite un programmateur spécialisé appliquant une tension de programmation (21 ou 25 V) pendant environ 20 ms.
• EPROM (Erasable PROM) : ROM programmable électriquement et effaçable par rayonnement ultraviolet pendant 30 minutes. Avantage : reprogrammable par l’utilisateur.
• EEPROM (Electrically Erasable PROM) : ROM programmable et effaçable électriquement. Permet de modifier les données sans extraire la carte ni utiliser un programmateur. Avantage : grande flexibilité. Inconvénient : coût élevé.

Glossaire des termes clés

Cette section récapitule les termes techniques essentiels liés à l'architecture des mémoires :

• RAM (Random Access Memory) : mémoire vive, volatile, accessible en lecture et écriture.
• ROM (Read Only Memory) : mémoire morte, non volatile, accessible uniquement en lecture.
• Capacité mémoire : nombre total de cases mémoire dans un boîtier.
• Bus d’adresses : ensemble des lignes permettant de sélectionner une case mémoire.
• Bus de données : lignes permettant le transfert des données entre microprocesseur et mémoire.
• Temps d’accès : délai entre la présentation d’une adresse et la disponibilité de la donnée.
• Chip Select (CS) : signal activant un boîtier mémoire sur le bus.
• Décodage d’adresses : processus permettant de sélectionner un boîtier mémoire parmi plusieurs grâce aux bits d’adresses.
• SRAM : mémoire statique rapide basée sur des bascules.
• DRAM : mémoire dynamique nécessitant un rafraîchissement périodique.
• PROM : ROM programmable une seule fois par l’utilisateur.
• EPROM : ROM effaçable par ultraviolet et reprogrammable.
• EEPROM : ROM effaçable électriquement et reprogrammable sans extraction.

Points clés à retenir

Voici les principes essentiels sur le fonctionnement et la gestion des mémoires :

• Les mémoires RAM sont volatiles et permettent lecture/écriture, tandis que les ROM sont non volatiles et en lecture seule.
• La capacité mémoire est déterminée par le nombre de lignes d’adresses : n lignes adressent 2ⁿ cases.
• Le temps d’accès est un facteur critique pour la performance des mémoires.
• Plusieurs boîtiers mémoire peuvent être connectés sur un même bus grâce au signal Chip Select et au décodage d’adresses.
• Le décodage d’adresses permet de gérer jusqu’à 8 boîtiers de 8 Ko avec 16 bits d’adresses.
• Les mémoires SRAM sont rapides mais complexes, les DRAM sont moins coûteuses mais nécessitent un rafraîchissement.
• Les mémoires ROM existent en plusieurs variantes selon leur programmabilité et leur capacité à être effacées et reprogrammées.