Circuits électroniques - Inverseur CMOS

Ce laboratoire permet d’étudier le fonctionnement statique d’un inverseur CMOS, un montage simple à deux transistors complémentaires. L’objectif est de déterminer sa caractéristique de transfert Vout = f(Vin) ainsi que le courant consommé. Ensuite, il propose la réalisation d’une fonction booléenne à trois entrées en technologie CMOS. Pour réaliser ce TP, il est nécessaire de connaître les bases des transistors MOS, leurs équations statiques, et d’avoir accès aux caractéristiques des transistors CMOS appairés en technologie 0,5 µm.

Objectifs

• Comprendre le fonctionnement statique d’un inverseur CMOS.
• Tracer la caractéristique de transfert Vout = f(Vin) d’un inverseur CMOS.
• Calculer les tensions caractéristiques Vol, Voh, Vil, Vih et les marges de bruit NMl et NMh.
• Déterminer le courant maximal consommé et ses valeurs pour différentes tensions d’entrée.
• Réaliser un circuit CMOS statique pour une fonction booléenne à trois entrées.

Prérequis et installation

• Connaissances sur les transistors MOS, notamment NMOS et PMOS, et leurs régimes de fonctionnement (bloqué, résistif, saturé).
• Compréhension des équations statiques des transistors MOS.
• Accès aux caractéristiques des transistors CMOS appairés en technologie 0,5 µm :
• µn Cox = 100 µA/V²
• (W/L)n = 2 µm / 1 µm
• VTn = 0,8 V (avec VTp = -VTn)
• VDD = 3,3 V
• k = 200 µA/V² (pour NMOS et PMOS)
• Matériel ou simulateur permettant de modéliser ou mesurer les tensions et courants dans un inverseur CMOS.

Étude du fonctionnement statique de l’inverseur CMOS

Le but est de déterminer la caractéristique de transfert Vout = f(Vin) et d’analyser les courants dans le circuit.

1. Analyse des cas extrêmes

On commence par étudier deux cas simples pour comprendre le comportement des transistors :

• Cas 1 : Vin < VT = 0,8 V
  Le NMOS est bloqué (IDn = 0).
  Le PMOS est conducteur car VGSp < -(VDD - VT) = -2,5 V < VTp = -0,8 V.
  Le courant commun ID est proche de zéro.
  La sortie Vout = VDD = 3,3 V.
  On en déduit : Voh = VDD = 3,3 V.
• Cas 2 : Vin > (VDD - VT) = 2,5 V
  Le NMOS est conducteur.
  Le PMOS est bloqué.
  Le courant commun ID est proche de zéro.
  La sortie Vout = 0 V.
  On en déduit : Vol = 0 V.

2. Analyse des régimes de fonctionnement dans le plan (Vin, Vout)

Le comportement des transistors dépend des tensions VGSn, VDSn pour le NMOS et VGSp, VDSp pour le PMOS :

• VGSn = Vin
• VDSn = Vout
• VGSp = -(VDD - Vin)
• VDSp = -(VDD - Vout)
• Le courant dans les deux transistors est égal : IDn = IDp

Les conditions pour que le NMOS soit saturé sont :

Vin > VT et Vout ≥ Vin - VT

Les conditions pour que le PMOS soit saturé sont :

Vin < VDD - VT et Vout ≤ Vin + VTp (avec VTp = -VT)

3. Détermination des points caractéristiques Vil et Vih

Les points Vil et Vih correspondent aux tensions d’entrée où la pente de la caractéristique de transfert est égale à -1 :

dVout / dVin = -1

Pour Vil (région B), le NMOS est en saturation et le PMOS en régime résistif. La relation IDn = IDp s’écrit :

(Vin − VT)^2 = 2 Vin − VDD + VT * (Vout - VDD) - (Vout − VDD)^2

En imposant la pente -1, on obtient :

Vil = (3 VDD + 2 VT) / 8 = (3×3,3 + 2×0,8) / 8 = 1,44 V

Pour Vih (région D), le NMOS est en régime résistif et le PMOS en saturation. La relation IDn = IDp s’écrit :

(Vout - Vin)^2 = 2 Vout Vin - VT (Vin + VT - VDD) - Vout^2

En imposant la pente -1, on obtient :

Vih = (5 VDD - 2 VT) / 8 = (5×3,3 - 2×0,8) / 8 = 1,86 V

4. Calcul des marges de bruit

Les marges de bruit sont définies par :

• NMl = Vil - Vol = 1,44 V - 0 V = 1,44 V
• NMh = Voh - Vih = 3,3 V - 1,86 V = 1,44 V

5. Point d’équilibre Vm

Le point Vm où Vout = Vin correspond à la situation où les deux transistors sont saturés simultanément. Pour des transistors appairés, ce point est symétrique :

Vm = VDD / 2 = 1,65 V

Courant consommé dans l’inverseur CMOS

Le courant consommé dépend de la tension d’entrée :

1. Courant maximal Imax

Au point Vm, les deux transistors sont saturés et le courant maximal est :

Imax = (1/2) × µn Cox × (W/L) × (Vm - VT)^2

Valeur numérique :

Imax = 100 µA × (3,3/2 - 0,8)^2 = 72,25 µA

La puissance dissipée correspondante est :

P = VDD × Imax = 3,3 V × 72,25 µA = 239 µW

Note : cette puissance est dissipée uniquement pendant une très courte durée (~100 ps) lors de la commutation.

2. Courants pour Imax/2 et Imax/10

Pour Imax/2, on est dans les régions B ou D où un transistor est saturé et l’autre en régime résistif.

Le point correspondant dans la région B est :

V1/2 (B) = VDD / 2√2 + VT (√2 - 1) / 2 ≈ 1,40 V

Par symétrie, dans la région D :

V1/2 (D) = VDD - V1/2 (B) ≈ 1,90 V

Pour Imax/10, en remplaçant √2 par √10 :

V1/10 (B) = 1,07 V

V1/10 (D) = 2,23 V

3. Courant nul

Le courant consommé est nul dans les régions A et E, c’est-à-dire lorsque :

• Vin ≤ VT = 0,8 V (région A)
• Vin ≥ VDD - VT = 2,5 V (région E)

Réalisation CMOS d’une fonction booléenne à trois entrées

Le but est de réaliser un circuit statique CMOS implémentant la fonction booléenne S(A, B, C) définie par la table de vérité :

A	B	C	S
0	0	0	0
1	0	0	0
0	1	0	0
1	1	0	1
0	0	1	0
1	0	1	1
0	1	1	1
1	1	1	1

1. Expression de la fonction booléenne S

La fonction S est vraie pour quatre combinaisons d’entrées :

S = ABC + AB'C + A'BC + ABC'

Ce qui s’écrit aussi :

S = AB + BC + AC

2. Réalisation du réseau de conduction NMOS

Le réseau NMOS impose la sortie à Vss (0 V) lorsque la fonction est vraie. Chaque transistor NMOS est considéré comme un interrupteur fermé lorsque son entrée est à Vdd (1).

Le réseau NMOS correspond donc à :

S = AB + BC + AC

Ce réseau est réalisé en connectant en parallèle les trois branches :

• Transistors A et B en série
• Transistors B et C en série
• Transistors A et C en série

3. Réalisation du réseau de conduction PMOS

Le réseau PMOS est obtenu par dualité, en réalisant la fonction duale de S :

S* = (A + B)(B + C)(A + C)

Ce réseau impose la sortie à Vdd lorsque la fonction est fausse.

4. Assemblage du circuit CMOS

Le circuit CMOS complet est constitué du réseau PMOS connecté à Vdd et du réseau NMOS connecté à Vss. La sortie S est prise au point commun entre les deux réseaux.

5. Réalisation avec inverseurs

Pour réaliser la fonction S sous forme de réseaux de conduction, il est nécessaire de disposer des entrées inversées A', B' et C'. Cela nécessite trois inverseurs CMOS, soit six transistors supplémentaires.

Il est donc conseillé de garder la structure précédente et d’ajouter un inverseur final pour obtenir la fonction S.

Résultats attendus

• Caractéristique de transfert Vout = f(Vin) avec :
• Vol = 0 V
• Voh = 3,3 V
• Vil = 1,44 V
• Vih = 1,86 V
• Marges de bruit NMl = NMh = 1,44 V
• Point d’équilibre Vm = 1,65 V
• Courant maximal Imax = 72,25 µA au point Vm.
• Courants Imax/2 et Imax/10 aux tensions d’entrée respectives :
• Imax/2 : 1,40 V (région B) et 1,90 V (région D)
• Imax/10 : 1,07 V (région B) et 2,23 V (région D)
• Courant nul pour Vin ≤ 0,8 V et Vin ≥ 2,5 V.
• Fonction booléenne S réalisée correctement par le circuit CMOS avec réseaux NMOS et PMOS complémentaires.

Pièges courants

• Confondre les régimes de fonctionnement des transistors (bloqué, résistif, saturé) selon les tensions VGSn, VDSn, VGSp, VDSp.
• Ne pas respecter la condition d’égalité des courants IDn = IDp lors de l’analyse du point de fonctionnement.
• Oublier que les transistors sont appairés, ce qui simplifie la symétrie et le calcul du point Vm.
• Mal calculer les marges de bruit en ne considérant pas correctement les points Vil et Vih.
• Lors de la réalisation de la fonction booléenne, négliger la nécessité d’inverseurs pour obtenir les entrées complémentaires.
• Confondre la fonction et sa duale dans la conception des réseaux NMOS et PMOS.
• Ignorer que le courant consommé est nul dans les états stables (régions A et E) et maximal lors de la commutation (région C).