Circuits électroniques

Ce document présente les notions fondamentales sur le fonctionnement d’un inverseur CMOS ainsi que la réalisation d’une fonction booléenne à trois entrées en technologie CMOS. Il s’adresse aux étudiants de la majeure Micro-Nano-Optoélectronique souhaitant comprendre les principes de base des circuits électroniques numériques statiques.

Fonctionnement d’un inverseur CMOS

L’inverseur CMOS est un circuit élémentaire constitué de deux transistors complémentaires, un NMOS et un PMOS, montés en série entre l’alimentation VDD et la masse VSS. L’objectif est d’étudier sa caractéristique statique Vout = f(Vin) ainsi que le courant consommé.

Les paramètres des transistors utilisés sont les suivants :

• Technologie 0,5 µm
• µn Cox = 100 µA/V²
• (W/L)n = 2 µm / 1 µm
• Seuil NMOS VTn = 0,8 V
• Tension d’alimentation VDD = 3,3 V

Équations statiques du transistor NMOS

Pour VDS > 0 et VT > 0, le courant drain-source ID du transistor NMOS s’exprime selon trois régimes :

• Régime bloqué (VGS ≤ VT) : ID = 0
• Régime résistif (VDS < VGS − VT) : ID = µn Cox (W/L) [(VGS − VT) VDS − 1/2 VDS²]
• Régime saturé (VDS ≥ VGS − VT) : ID = (1/2) µn Cox (W/L) (VGS − VT)²

Équations statiques du transistor PMOS

Pour VDS < 0 et VT < 0, le courant drain-source ID du transistor PMOS s’exprime selon trois régimes :

• Régime bloqué (VGS > VT) : ID = 0
• Régime résistif (VDS > VGS − VT) : ID = µp Cox (W/L) [(VGS − VT) VDS − 1/2 VDS²]
• Régime saturé (VDS ≤ VGS − VT) : ID = (1/2) µp Cox (W/L) (VGS − VT)²

Caractéristique de transfert Vout = f(Vin)

La courbe caractéristique de l’inverseur CMOS est obtenue en déterminant les points suivants :

• Vol : tension de sortie basse
• Voh : tension de sortie haute
• Vil : tension d’entrée maximale reconnue comme niveau bas
• Vih : tension d’entrée minimale reconnue comme niveau haut
• Vm : tension pour laquelle Vout = Vin

Ces points permettent de définir les marges de bruit NMl et NMh, qui correspondent aux tolérances d’entrée pour lesquelles le signal reste interprété correctement. La détermination précise de ces tensions se fait par analyse des courants dans les transistors et de leurs régimes de fonctionnement.

Exemple de calcul simplifié

Supposons que l’on souhaite calculer Vol et Voh :

• Vol correspond à la sortie lorsque Vin est à un niveau haut (VDD). Le transistor NMOS est passant et le PMOS bloqué, donc Vout ≈ 0 V.
• Voh correspond à la sortie lorsque Vin est à un niveau bas (0 V). Le PMOS est passant et le NMOS bloqué, donc Vout ≈ VDD = 3,3 V.

Le point Vm est trouvé en égalisant les courants dans les deux transistors, ce qui nécessite de résoudre l’équation IDn = IDp en fonction de Vin et Vout.

Courant consommé

Le courant maximal Imax est consommé lorsque Vin = Vout = Vm, c’est-à-dire lorsque les deux transistors conduisent simultanément. La puissance dissipée est alors P = VDD × Imax.

Pour d’autres tensions d’entrée, le courant consommé diminue :

• À certaines tensions, le courant vaut 1/2 de Imax.
• À d’autres, il vaut 1/10 de Imax.
• Enfin, en dehors de la zone de chevauchement des conductions, le courant est nul (un seul transistor conduit à la fois).

Réalisation CMOS d’une fonction booléenne

Il s’agit de réaliser un circuit statique CMOS qui implémente une fonction booléenne S à trois entrées A, B et C, définie par la table de vérité suivante :

A	B	C	S
0	0	0	0
1	0	0	0
0	1	0	0
1	1	0	1
0	0	1	0
1	0	1	1
0	1	1	1
1	1	1	1

Méthodologie de synthèse

1. Exprimer la fonction S sous forme booléenne S = f(A, B, C).
2. Réaliser la fonction duale S* sous forme de réseaux de conduction.
3. Implanter la fonction S en combinant les réseaux PMOS et NMOS selon le schéma CMOS classique :

VDD

Entrée

PUN (Pull-Up Network) : réseaux PMOS réalisant la fonction duale f*

Sortie : f

PDN (Pull-Down Network) : réseaux NMOS réalisant la fonction f

VSS

Expression booléenne de S

À partir de la table de vérité, on identifie les cas où S = 1 :

• A=1, B=1, C=0
• A=1, B=0, C=1
• A=0, B=1, C=1
• A=1, B=1, C=1

On peut écrire :

S = (A AND B AND NOT C) OR (A AND NOT B AND C) OR (NOT A AND B AND C) OR (A AND B AND C)

Cette expression peut être simplifiée selon les règles classiques de l’algèbre de Boole.

Réseaux de conduction

Le réseau NMOS (PDN) réalise la fonction S directement, en connectant les transistors NMOS en série ou en parallèle selon les termes de la fonction.

Le réseau PMOS (PUN) réalise la fonction duale S*, obtenue en appliquant la loi de De Morgan à S, et connecte les transistors PMOS en conséquence.

Glossaire des termes clés

• Inverseur CMOS : circuit logique élémentaire composé d’un transistor NMOS et d’un transistor PMOS complémentaires, produisant la sortie inverse de l’entrée.
• Transistor NMOS : transistor à effet de champ utilisant des porteurs majoritaires négatifs, avec seuil VTn > 0.
• Transistor PMOS : transistor à effet de champ utilisant des porteurs majoritaires positifs, avec seuil VTp < 0.
• Régime bloqué : état du transistor où aucun courant ne circule (ID = 0).
• Régime résistif : état du transistor où le courant ID dépend linéairement de VDS.
• Régime saturé : état du transistor où le courant ID est quasi constant et dépend principalement de VGS.
• Vout = f(Vin) : caractéristique de transfert de l’inverseur, reliant la tension de sortie à la tension d’entrée.
• Vol : tension de sortie basse (niveau logique 0).
• Voh : tension de sortie haute (niveau logique 1).
• Vil : tension d’entrée maximale reconnue comme niveau bas.
• Vih : tension d’entrée minimale reconnue comme niveau haut.
• Marges de bruit (NMl, NMh) : plages de tension d’entrée où le signal est correctement interprété malgré les perturbations.
• Courant maximal Imax : courant consommé maximal par l’inverseur, lorsque les deux transistors conduisent simultanément.
• Réseau de conduction : ensemble de transistors connectés pour réaliser une fonction logique donnée.
• Fonction duale : fonction obtenue en appliquant la loi de De Morgan à une fonction booléenne, utilisée pour le réseau PMOS.
• PUN (Pull-Up Network) : réseau PMOS chargé de tirer la sortie vers VDD.
• PDN (Pull-Down Network) : réseau NMOS chargé de tirer la sortie vers VSS (masse).

Points clés à retenir

• L’inverseur CMOS combine un transistor NMOS et un transistor PMOS pour inverser un signal logique avec une faible consommation statique.
• Les transistors ont trois régimes de fonctionnement : bloqué, résistif et saturé, chacun défini par des équations précises du courant ID.
• La caractéristique Vout = f(Vin) permet de définir les niveaux logiques et les marges de bruit du circuit.
• Le courant maximal est atteint lorsque les deux transistors conduisent simultanément, ce qui correspond à la tension d’entrée Vm.
• La réalisation CMOS d’une fonction booléenne utilise deux réseaux complémentaires : le PDN NMOS pour la fonction et le PUN PMOS pour sa fonction duale.
• La synthèse booléenne s’appuie sur la table de vérité pour exprimer la fonction et construire les réseaux de conduction correspondants.